PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08321745 A

(43) Date of publication of application: 03.12.96

(51) Int. CI

H03H 17/00

H03H 17/00

G10H 1/02

G10H 7/02

H03G 5/02

H03H 17/02

(21) Application number: 07330105

(22) Date of filing: 19.12.95

20.03.95 JP 07 61320 (30) Priority:

(71) Applicant

FUJITSU LTD

(72) Inventor:

YAMAGUCHI SHOJI

NAITO AYUMI **MIYADAI TOMOHARU**


(54) AUDIO DATA PROCESSOR

(57) Abstract:

PURPOSE: To attain the processing of audio data with excellent general-purpose performance at a high speed.

CONSTITUTION: Plural digital audio input channels CH1-CH6 are connected in parallel and data of each input channel are processed individually in time division for a period Tu depending on a standardized unified sample frequency 44.1kHz. designated mixing is conducted and outputted from a D/A converter 44 in the data processing circuit 10. The data processing circuit 10 conducts interpolation processing when the unified sample frequency 44.1 kHz and the sound source sample frequency of audio data differ. The audio data processing circuit 10 uses logic circuits acting like a multiplier pipeline circuit and an adder/subtractor pipeline circuit.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-321745

(43)公開日 平成8年(1996)12月3日


(51) Int.Cl. ^c	識別記号	庁内整理番号	FΙ				技術表示箇所	
H 0 3 H 17/00	621	8842-5 J	H03H	17/00		6 2 1 Z		
110 011 11700	611	8842-5 J				611Z		
G 1 0 H 1/02	.		G10H	1/02				
7/02			H03G	5/02		Z		
H 0 3 G 5/02		8842-5 J	H03H	17/02		661E		
11030 0/02		審査請求	未請求 請求	ママック (項の数29	OL	(全 50 頁)	最終頁に続く	
(21)出願番号	特願平7-330105		(71)出願	۸ 0000052	223			
(C1) EMBRIA 3	13.00			富士通				
(22)出願日	平成7年(1995)12月19日			神奈川	県川崎	市中原区上小	田中4丁目1番	
(DD) MANY	, , , , , ,			1号				
(31)優先権主張番号	特願平7-61320		(72)発明		彰治			
(32)優先日	平7 (1995) 3 月20日			神奈川	神奈川県川崎市中原区上小田中1015番地			
(33)優先権主張国	日本(JP)			富士通	株式会	社内		
(OU) DE JESTIMA DALLA			(72)発明					
							浜二丁目15番16	
				株式	会社富	士通コンピュ	.ータテクノロジ	
				内				
			(74)代理	人 弁理士	竹内)進(外1	名)	
							最終頁に続く	


(54) 【発明の名称】 オーディオデータ処理装置

(57)【要約】

【課題】高速処理が可能で、且つ汎用性に**優れ**たオーディオデータの処理が実現できる。

【解決手段】複数のデジタルオーディオ入力チャネルCH1~CH6を並列的に入力接続し、規格化された統一サンブル周波数44.1KHzで決まる周期Tu毎に、各入力チャネルのデータを時分割で個別に処理した後に指定された混合を行ってDAコンパータ44からラインアウトするデータ処理回路10を設ける。データ処理回路10は、統一サンブル周波数44.1KHzとオーディオデータの音源サンブル周波数が相違する場合、補間処理を行う。データ処理回路10としては乗算パイプライン回路と加減算パイプライン回路を備えたロジックを使用する。





【特許請求の範囲】

【請求項1】1又は複数のオーディオ情報を入力してデ ータ処理を施して出力するオーディオデータ処理装置に 於いて、

オーディオ情報を入力する複数の入力チャネルと、

前記複数の入力チャネルを並列的に入力接続し、規格化 された所定の統一サンプル周波数で決まる周期Tu毎 に、前記各入力チャネルのオーディオデータに必要なデ ータ処理を時分割で個別に行った後に混合して出力する データ処理回路と、を備えたことを特徴とするオーディ オデータ処理装置。

【請求項2】請求項1記載のオーディオデータ処理装置 に於いて、前記データ処理回路は、前記統一サンプル周 波数と前記オーディオデータの音源サンプル周波数が相 違する場合、前記入力チャネルのオーディオデータを前 記統一サンブル周波数のデータに変換する処理を行うこ とを特徴とするオーディオデータ処理装置。

【請求項3】請求項1記載のオーディオデータ処理装置 に於いて、前記データ処理回路は、前記統一サンプル周 違する場合、前記統一サンプル周波数に同期して補間デ ータを演算して統一サンプル周波数のオーディオデータ に変換することを特徴とするオーディオデータ処理装 置。

【請求項4】請求項3記載のオーディオデータ処理装置 に於いて、前記データ処理回路は、曲線近似に基づいて 前記補間データの演算を行うことを特徴とするオーディ 才情報処理装置。

【請求項5】請求項4記載のオーディオデータ処理装置 に於いて、前記データ処理回路は、直線近似に基づいて 30 前記補間データの演算を行うことを特徴とするオーディ オデータ処理装置。

【請求項6】請求項5記載のオーディオデータ処理装置 に於いて、前記データ処理回路は直線近似に基づいた前 記補間データの演算のため、

前記(音源)サンプル周期毎に、少なくとも3つの連続 するサンプルデータを保持する保持部と、

前記保持部に保持された少なくとも3つの連続するサン プルデータに基づいて演算が可能な遅延時間を有して、 前記保管時間位置を算出する時間位置演算部と、

前記保持部に保持されたサンプルデータと時間位置演算 部で算出された補間時間位置に基づいて補間データを演 算する補間演算と、

を備えたことを特徴とするオーディオデータ処理装置。

【請求項7】請求項5記載のオーディオデータ処理装置 に於いて、前記データ処理回路は、直線近似に基づいた 前記補間データの演算のため、

前記サンプル周期毎に、少なくとも連続する3つのサン プルデータS(n)、S(n-1) 及びS(n-2) を保持するデ ータ保持部と、

前記音源サンプル周期Tsを統一サンプル周期Tuで割 った商に1を加えて、統一サンプル周期Tuに達した際

に、補間データを算出する過去の周期までの遅延周期数 Ndを設定する遅延周期数設定部と、

前記音源サンプル周期Ts毎にクリアされ、所定の基本 クロックを計数してカウント値cnt を出力するカウンタ

前記基本クロックが得られる毎に、前記統一サンプル周 期Tuに前記遅延周期数Ndを乗じた値(Tu*Nd) から前記カウンタ値cnt と音源サンプル周期Ts を減算 して補間データの演算に使用する第1の時間位置CT1 を算出する第1時間位置演算部と、

前記基本クロックが得られる毎に、前記統一サンプル周 期Tuに前記遅延周期数Ndを乗じた値から前記カウン 夕値cn! を減算して補間データの演算に使用する第2の 時間位置CT2を算出する第2時間位置演算部と、

前記統一サンプル周期Tuに前記遅延周期数Ndを乗じ た値(Tu*Nd)と前記音源サンプル周期Tsとの差 ΔTを前記カウンタ値cnt と比較し、前記カウンタ値cn 波数と前記オーディオデータの音源サンプル周波数が相 20 t が前記差 Δ T 以下の場合は、前記第 1 時間位置 C T 1 を補間時間位置 C として選択すると共に1つ前のデータ S(n-1) と2つ前のデータS(n-2) を新旧データA, B として選択し、前記カウンタ値cnt が前記差ΔTを越え ていた場合は、前記第2時間位置CT2を補間時間位置 CTとして選択すると共に現在のデータS(n) と1つ前 のデータS(n-1) を新旧データA, Bとして選択する切 替選択部と、

> 前記統一サンプル周期Tuに達する毎に、前記切替選択 部で選択された新旧データA、Bと補間時間位置Cに基 づいて直線近似に基づく補間データXを演算する補間演 算部と、を備えたことを特徴とするオーディオデータ処 理装置。

【請求項8】請求項?記載のオーディオデータ処理装置 に於いて、前記補間演算部は、新旧2つのデータをA, B、補間時間位置をC、音源サンブル周期TsをDとし た場合、補間データXを、

X=A-(A-B) C/D

として算出することを特徴とするオーディオデータ処理 装置。

【請求項9】請求項2記載のオーディオデータ処理装置 40 に於いて、前記データ処理部は、前記入力データの音源 サンプル周期Tsを計測し、該計測結果に応じて異なっ た変換処理を行うことを特徴とするオーディオデータ処 理装置。

【請求項10】請求項9記載のオーディオデータ処理装 置に於いて、前記データ処理部は、前記入力データの音・ 源サンプル周期Tsを計測し、前記統一サンプル周期T uとの比(Ts/Tu)が整数分の1の場合、前記統一 サンプル周期Tuの間に存在する音源サンプル周期Ts 50 毎のデータを除去する間引き処理を行うことを特徴とす

るオーディオデータ処理装置。

【請求項11】請求項9記載のオーディオデータ処理装置に於いて、前記データ処理部は、前記入力データの音源サンプル周期Tsを計測し、前記統一サンブル周期Tuとの比(Ts/Tu)が整数倍の場合、前記音源サンプル周期Tsの間の前記統一サンブル周期Tuの位置にゼロデータを入れて補間することを特徴とするオーディオデータ処理装置。

【請求項12】請求項9記載のオーディオデータ処理装置に於いて、前記データ処理部は、前記入力データの音 10 源サンプル周期Tsを計測し、前記統一サンプル周期Tuとの比(Ts/Tu)が非整数倍または非整数分の1の場合、前記音源サンプル周期Tsの間の前記統一サンプル周期Tuの位置に直線近似による補間データを入れて直線補間することを特徴とするオーディオデータ処理装置。

【請求項13】請求項12記載のオーディオデータ処理 装置に於いて、前記データ処理回路は、直線近似に基づ いた前記補間データの演算のため、

前記音源サンプル周期毎に、少なくとも連続する3つの 20 サンプルデータS(n)、S(n-1) 及びS(n-2) を保持す るデータ保持部と、

前記音源サンプル周期Tsを統一サンプル周期Tuで割った商に1を加えて、統一サンプル周期Tuに達した際に、補間データを算出する過去の周期までの遅延周期数Ndを設定する遅延周期数設定部と、

前記サンプルクロックが得られる毎にクリアされ、所定の基本クロックを計数してカウント値cnt を出力するカウンタと、

前記基本クロックが得られる毎に、前記統一サンプル周 30 期Tuに前記遅延周期数Ndを乗じた値(Tu*Nd)から前記カウンタ値cnt と音源サンプル周期Tsを減算して補間データの演算に使用する第1の時間位置CT1を算出する第1時間位置演算部と、

前記基本クロックが得られる毎に、前記統一サンプル周期Tuに前記遅延周期数Ndを乗じた値から前記カウンタ値cntを減算して補間データの演算に使用する第2の時間位置CT2を算出する第2時間位置演算部と、

前記統一サンブル周期Tuに前記遅延周期数Ndを乗じた値(Tu*Nd)と前記音源サンプル周期Tsとの差 Δ Tを前記カウンタ値cut と比較し、前記カウンタ値cut が前記差 Δ T以下の場合は、前記第1時間位置CT1を補間時間位置Cとして選択すると共に1つの前のデータS(n-1) と2つ前のデータS(n-2)の2つを新旧データA,Bとして選択し、前記カウンタ値cut が前記差 Δ Tを越えていた場合は、前記第2時間位置CT2を補間時間位置CTとして選択すると共に現在のデータS(n) と1つ前のデータS(n-1)の2つを新旧データA,Bとして選択する切替選択部と、

前記統一サンプル周期Tuに達する毎に、前記切替選択 50 とを特徴とするオーディオデータ処理装置。

部で選択された新旧データA, Bと補間時間位置Cに基づいて直線近似に基づく補間データXを演算する補間演算部と、を備えたことを特徴とするオーディオデータ処理装置。

【請求項14】請求項13記載のオーディオデータ処理 装置に於いて、前記補間演算部は、新旧2つのデータを A, B、補間時間位置をC、音源サンプル周期TsをD とした場合、補間データXを、

X=A-(A-B) C/D

として算出することを特徴とするオーディオデータ処理 装置。

【請求項15】請求項1記載のオーディオデータ処理装置に於いて、前記データ処理回路は、入力データに設定された音量係数を乗算して音量調整されたデータを出力することを特徴とするオーディオデータ処理装置。

【請求項16】請求項1記載のオーディオデータ処理装置に於いて、前記データ処理回路は、入力データを規定レベルに補正した後に、設定された音量係数を乗算して音量調整されたデータを出力することを特徴とするオーディオデータ処理装置。

【請求項17】請求項1記載のオーディオデータ処理装置に於いて、前記データ処理回路は、入力データに所定のフィルタ係数を乗算し、出力データを演算することを特徴とするオーディオデータ処理装置。

【請求項18】請求項1記載のオーディオデータ処理装置に於いて、前記データ処理回路は、入力データの高周波ノイズ成分を除去するローパスフィルタであり、有限インバルス応答に従ったフィルタ係数から出力データを演算することを特徴とするオーディオデータ処理装置。

【請求項19】請求項18記載のオーディオデータ処理 装置に於いて、前記データ処理回路は、現在処理対象と している注目データを中心とした前後の時間軸上に存在 する統一サンブル周期毎の所定次数分の入力データと、 前記有限インパルス応答に従った固定次数のフィルタ係 数の各積の総和により前記注目データのフィルタ出力デ ータを演算することを特徴とするオーディオデータ処理 装置。

【請求項20】請求項18記載のオーディオデータ処理 装置に於いて、前記データ処理回路は、混合対象として 選択された複数のデータを入力して加算することにより ミキサ出力データを得ることを特徴とするオーディオデ ータ処理装置。

【簡求項21】請求項1記載のオーディオデータ処理装置に於いて、前記データ処理回路は、

前記複数チャネル分のオーディオデータの補間、音量調整及び混合出力を前記統一サンプル周期Tu毎に時分割で行う第1処理回路と、

前記複数チャネル分のフィルタ処理を前記統一サンプル 周期Tu毎に時分割で行う第2処理回路と、を備えたことを特徴とするオーディオデータ処理装置。

【請求項22】請求項20記載のオーディオデータ処理 装置に於いて、前配第1及び第2処理回路の各々は、 複数の入力データ中の2つを選択した後に乗算する乗算 パイプライン回路と、

複数の入力データ中の2つを選択した後に加算または減算する加減算パイプライン回路と、

前記乗算パイプライン回路及び加減算パイプライン回路 との間で、入力データの読出しと出力データの書込みを 行うデータメモリと、

前記乗算パイプライン回路及び加減算パイプライン回路 10 を、前記統一サンプル周期Tu内で動作させる制御パターンを基本クロック周期毎に格納した制御メモリと、

前記統一サンプル周期Tu毎に前記基本クロックの計数を繰り返してアドレスを生成し、該アドレスにより前記制御メモリから動作パターンを読み出して前記乗算パイプライン回路と加減算パイプライン回路による複数の入力チャネル分の処理を時分割に行わせるシーケンスカウンタと、を備えたことを特徴とするオーディオデータ処理装置。

【請求項23】請求項21記載のオーディオデータ処理 20 装置に於いて、

前記乗算パイプライン回路は、

複数の入力データの内の1つを選択する第1セレクタ と、

複数の入力データの内の1つを選択する第2セレクタ と、

前記1セレクタの出力を保持する第1レジスタと、 前記2セレクタの出力を保持する第2レジスタと、

前記第1レジスタと第2レジスタの値を乗算する乗算器 と

前記乗算器の出力を保持する第1出カレジスタと、を備 え。

前記加減算パイプライン回路は、

複数の入力データの内の1つを選択する第3セレクタ レ

複数の入力データの内の 1 つを選択する第4セレクタ と、

前記1セレクタの出力を保持する第3レジスタと、 前記2セレクタの出力を保持する第4レジスタと、

前記第3レジスタと第4レジスタの値を加算又は減算す 40 る加減算器と、

前記加減算器の出力を保持する第2出力レジスタと、 前記第1出力レジスタ又は前記第2出力レジスタを選択 するマルチプレクサを備えたことを特徴とするオーディ オデータ処理装置。

【請求項25】請求項24記載のオーディオデータ処理 装置に於いて、前記乗算器に続いて設けた第1出カレジ スタ及び前記加減算器に続いて設けた第2出カレジスタ はシフトレジスタとしての機能を有し、前記動作パター ンにより出力動作が指定された場合、前記加減算器の出 カデータを保持し、前記動作パターンによりシフト動作 が指定された場合は、保持したデータのシフトアップま たはシフトダウンを行うことを特徴とするオーディオデ

6

の 【請求項26】請求項22記載のオーディオデータ処理 装置に於いて、フィルタ処理を行う前記第2処理回路の 加減算パイプライン回路は、前記加減算器の出力を直接 セレクタ入力側に帰還接続したことを特徴とするオーディオデータ処理装置。

【請求項27】請求項22記載のオーディオデータ処理 装置に於いて、前記第1及び第2の出力レジスタの入力 倒への帰還接続回路に、帰還データの一部をマスクする マスク回路を設けたことを特徴とするオーディオデータ 処理装置。

り 【請求項28】請求項1記載のオーディオデータ処理装置に於いて、前記統一サンプル周波数は44.1kHzであり、前記統一サンプル周期Tuは、その逆数であることを特徴とするオーディオデータ処理装置。

【請求項29】請求項1記載のオーディオデータ処理装置に於いて、前配複数の入力チャネルは、PCM(ウェーブテーブル)音源モジュールの出力、FM音源モジュールの出力、アンプ及びADコンパータを備えたマイク入力回路の出力、外部接続されるCD装置の出力、外部接続されるオーディオ装置のデジタル出力、及びデータが、スを介して外部接続される外部記憶装置の転送データを、各々入力接続することを特徴とするオーディオデータ処理装置。

【発明の詳細な説明】

[0001]

ータ処理装置。

【発明の属する技術分野】本発明は、デジタル音源からのオーディオデータを入力して必要なデータ処理を施した後にアナログ信号に変換してラインアウトするオーディオデータ処理装置に関し、特に、パイプライン化されたロジック回路を使用して多チャネルのデジタル処理を時分割で行うようにしたオーディオデータ処理装置に関する。

[0002]

【従来の技術】近年、コンピュータ等のマルチメディア機器と呼ばれる機器では異なる複数のデジタル音源からのオーディオデータを再生できることが要求されており、これらの複数のデジタル音源からのオーディオデータをミキシングして出力する必要がある。特にコンピュータに要求されるデジタル音源は、異なる流れで設計された複数のデジタル音源があり、これらの全ての音源に50対処できるデータ処理装置が要求される。

【0003】このように、異なる流れで設計された種々 のデジタル音源は、それぞれ個別のサンプリング周波数 で設計されているために、それぞれのサンプリング周波 数に対応したデジタルアナログコンパータ(DAC)を 用意する必要がある。例えば、PCM音源(ウェーブテ ーブル音源)と呼ばれる音源装置(ウウェーブテーブル シンセシス) は、例えば8個の入力チャネルがあり、そ れらの入力チャネルに入力された同じサンプリング周期 のオーディオデータを加算するものである。

するためには、8 kHz, 16 kHz, 32 kHz, 4 8 k H z といったサンプリング周波数に対応したDAC を用意し、それぞれのDACから出力されたアナログ信 号をトランジスタ等のアナログデバイスを用いてミキシ ングする。また、別の方法として、8kHz,16kH z, 32kHz, 48kHzといった周波数に切替え可 能なDACを用意し、サンプリング周波数に応じてDA Cを動作させるクロック周波数を変更することにより、 様々なPCMを再現している。

【0005】また、FM音源と呼ばれる音源装置は、正 20 弦波信号の組み合わせで記録された情報と例えば55. 5 k H 2 というサンプリング周期のデジタル音源の形で 出力される。更に、PCM音源と似た形式のもので、C Dプレーヤーやディジタルオーディオテープのような連 統した音声や音楽をPCMで記録したデジタルオーディ オ音源があり、このデジタルオーディオ音源は例えば4 4. 1 k H z といった規格で規定されたサンプリング周 期のオーディオデータが出力される。

[0006]

【発明が解決しようとする課題】このようにパーソナル 30 コンピューターに要求される音源装置には、様々なサン プリング周期のデジタル音源があり、それぞれの音源に 対応したDACを用意しなければならない。更に、これ らの音源を同時に出力可能とする場合には、それぞれの 音源に対応して設けられたDACから出力されるアナロ グオーディオデータをアナログデバイスを用いてミキシ ングしなければならない。その結果、集積技術が向上し ているデジタルデバイスに対し、集積化が困難なアナロ グデバイスを用いなければならないので、種々の音源装 置に対応すると、印刷配線基板上での音源回路が専有す る面積が大きくなってしまう。

[0007] また、これのデジタル音源を装備し、音源 回路の縮小を計る方法として、これらの種々のデジタル 音源のサンプリング周波数に対応可能なDACを設け、 種々のデジタル音源のオーディオデータをDACに選択 的に入力する、つまり、デジタル的な選択回路を用いる ことによって、表面上はこれらの音源に対応可能とする 方法がある。

【0008】しかし、このように選択的に出力可能とし た装置では、同時に複数のデジタル音源を再生すること 50 たもので、高速処理が可能で、且つ汎用性に優れたオー

ができないという欠点がある。このように複数のデジタ ル音源を再生することができないという欠点を補い、更 に、音源回路を縮小する方法として、集積密度の向上が 可能なデジタル回路で上述のミキシング回路を実現する ことが考えられる。

8

【0009】近年、コンピュータ等では異なる複数のデ ジタル音源からのオーディオデータが用いられており、 各種オーディオデータに対して補間、音量調整、フィル タリング及びミキサ等の処理を、デジタルデータのまま 【 $0\ 0\ 0\ 4$ 】 このような P C M 音源に対処できるように 10 対処できるデータ処理装置が要求されている。このよう に各種のオーディオ信号をデジタルデータで処理しよう とする場合、音源が異なると音源サンプル周波数が異な るため、音源サンプル周波数を統一サンプルする必要が ある。通常、音源側には出力サンプリング周波数を変更 する手段はないので、コンピュータ側に設けたデジタル オーディオの処理装置で、44.1kHzや48KHz 等の統一サンプル周波数に変換して出力する必要があ る。

【0010】従来、オーディオ信号をディジタルデータ として処理する装置を構成しようとする場合は、完全な ロジックで組むか、デジタル・シグナル・プロセッサ (DSP) によるソフトウェア的な手法で実現するのが 一般的である。図39に従来のオーディオ信号のデジタ ル処理に使用されるロジック回路の一例を示す。ランダ ムロジックによって実現する場合は、演算の深さ、演算 データの幅に応じてセレクタ301,302、演算器3 03,304,305を直列に接続し、所望の処理を実 現していた。特に音源サンプル周波数の異なる複数の音 声データをミキシングするようなケースでは、音源サン プル周波数の公倍数となる高い周波数でのフィルタリン グなどの演算処理が必要であったため、高速または複雑 な演算回路を必要としている。

【0011】しかしながら、図39の従来装置にあって は、セレクタ301, 302、演算器303, 304, 305を直並列に接続し、順番に演算を実施して所望の オーディオ処理を実現するため、処理速度の向上が期待 できる一方で、ゲート規模が大きくなる問題がある。特 に有限インパルス応答型のデジタルフィルタのように、 何回にも亘って積和演算を反復しなければならないケー スでは、ゲート規模の問題が顕著に現れる。

【0012】またデジタル・シグナル・プロセッサのソ フトウェアで実現する場合は、柔軟性の高いオーディオ データの処理が実現できる一方、汎用性の高いものであ るため、目的とする性能を最大限に引き出そうとする場 合は、それに見合ったデジタル・シグナル・プロセッサ を選択又は開発する必要が生じ、コストアップにつなが る。また処理速度は、ランダムロジックと比較して劣

【0013】本発明は、このような背景に鑑みてなされ

ディオデータの処理が実現できるロジックを用いたオーディオデータ処理装置を提供することを目的とする。また本発明は、音源に依存して異なる音源サンプル周波数をもつオーディオデータを、44.1kHzでの統一サンプル周波数に変換して出力するため、様々な補間処理を実現するロジック及びソフトで実現されるオーディオデータ処理装置を提供することを目的とする。

【0014】さらに本件は、上述の種々のデジタル音源 回路と、これらの種々のデジタル音源のミキシングが可能な回路とを1つの集積回路に内蔵可能とする程度まで 10 小形化したオーディオデータの処理装置を提供するものである。

[0015]

【課題を解決するための手段】図1は本発明の原理説明図であり、図1(A)にハードウェア構成を、また図1(B)に対応する機能構成を示す。まず本発明は、図1(A)に示すように、1又は複数のオーディオ情報を入力してデータ処理を施して出力するオーディオデータ処理装置を対象とし、オーディオ情報を入力する複数の入力チャネルCH1~CH6と、複数の入力チャネルCH1~CH6を並列的に入力接続し、規格化された所定の統一サンブル周波数44.1kHzで決まる周期Tu毎に、各入力チャネルCH1~CH6に必要なデータ処理を時分割で個別に行った後に混合して出力するデータ処理问路10を設けたことを特徴とする。

[0016] データ処理回路10は、統一サンブル周波数44.1kHzとオーディオデータの音源サンブル周波数が相違する場合、入力チャネルのオーディオデータを統一サンブル周波数44.1kHzのサンブルデータに変換する処理を行う。即ち、データ処理回路10は、統一サンブル周波数44.1kHzに対しオーディオデータの音源サンブル周波数が相違する場合、統一サンブル周波数に同期して補間データを演算して統一サンブル周波数のオーディオデータに変換する。この補間処理は、曲線近似に基づいた補間データの演算であり、具体的には、直線近似に基づいて補間データを演算する。

【0017】データ処理回路10は直線近似に基づいた前記補間データの演算のため、音源サンプル周期毎に、少なくとも3つの連続するサンブルデータを保持する保持部と、保持部に保持された少なくとも3つの連続する 40サンプルデータに基づいて演算が可能な遅延時間を有して、保管時間位置を算出する時間位置演算部と、保持部に保持されたサンプルデータと時間位置演算部で算出された補間時間位置に基づいて補間データを演算する補間 演算と備える。

【0018】このようなデータ処理回路10における補間データの演算は、音源からリアルタイムで音源サンプリング周期Tsで出力されるオーディオデータを、統一サンプル周期Tuという非同期のタイミングでリアルタイムに処理可能とするため、即ち、書込みを音源サンプ 50

10

ル周期Tsで、読出しを統一サンプル周期Tuで行うた めに、 最低3つのサンブルデータ保持部が必要である。 【0019】また入力されたオーディオデータを統一サ ンプル周期Tuのタイミングでリアルタイムに処理する ために、統一サンプル周期Tuの現在のタイミングより も数周期前(Nd周期以上前)のデータを求めることが 必要があることによる。更に具体的には、データ処理回 路10は、直線近似に基づいた補間データの演算のた め、データ保持部で、入力データの音源サンプル周期T s毎に、少なくとも連続する3つのサンプルデータS (n) 、S(n-1) 及びS(n-2) を保持する。また遅延周期 数設定部により、音源サンプル周期Tsを統一サンプル 周期Tuで割った商に1を加えて、統一サンプル周期T uに達した際に、補間データを算出する過去の周期まで の遅延周期数Ndを設定する。更に、カウンタでサンプ ルクロックが得られる毎にクリアされ、所定の基本クロ ックを計数してカウント値cntを出力する。

> CT1= (Tu*Nd) - cnt-Tu を算出する。

【0021】同時に、第2時間位置演算部が基本クロックが得られる毎に、統一サンプル周期Tuに遅延周期数Ndを乗じた値からカウンタ値cntを減算して、補間データの演算に使用する第2の時間位置CT2を算出する。即ち、

30 CT2 = (Tu*Nd) - cnt

を算出する。

【0022】補間データの演算に際しては、切替選択部で統一サンプル周期 Tuに遅延周期数 Nd を乗じた値(Tu*Nd)と音源サンプル周期 Ts との差 ΔT をカウンタ値 Cut と比較する。即ち、

 $\Delta T = (Tu * Nd) - Ts$

を求め、

ΔT≧cnt

を比較判別する。

【0023】カウンタ値cnt が差 Δ T以下の場合は、第1時間位置CT1を補間時間位置Cとして選択する。またカウンタ値cnt が差 Δ Tを越えていた場合は、第2時間位置CT2を補間時間位置Cとして選択する。また新旧データA,Bとして、1つ前のデータS(n-1)と2つ前のデータS(n-2)を選択する。またカウンタ値cnt が差 Δ Tを越えていた場合は、第2時間位置CT2を補間時間位置Cとして選択する。また新旧データA,Bとして、現在のデータS(n)と1つ前のデータS(n-1)を選択する。

【0024】補間演算部は、統一サンプル周期Tuに達

する毎に、データ保持部に保持している現在のデータS (n) と1つ前のデータS(n-1) の新旧2つのデータA, Bと、切替選択部で選択された補間時間位置Cに基づい て直線近似に基づく補間データXを演算する。即ち、補 間演算部は、新旧2つのデータをA, B、補間時間位置 をC、音源サンプル周期TsをDとした場合、補間デー タX を、

X=A-(A-B) C/D

として算出する。これを具体的に現わすと、X=S(n-1) $- \{ (S(n-1) - S(n-2) \} CT1/Ts$ 又は 10 $X = S(n) - \{ (S(n) - S(n-1) \} CT2/Ts$ となる。勿論、算出された補間データは、現在時点より 遅延周期数Ndだけ前のデータである。

【0025】この直線補間処理は、音源サンプル周波数 が予め判っており、音源サンプル周期Tsと統一サンプ ル周期Tuの非整数倍または非整数分の1にあることを 前提に、各統一サンプル周期における補間タイミングの 変化を考慮して音源サンプル周期Ts内でのデータ補間 の時間位置と前後のサンプルデータから補間データを適 切に算出できる。

[0026] 一方、データ処理回路10は、サンプルデ ータの周期が判らない場合もあることから、本発明は、 入力データの音源サンプル周期Tsを計測する。そし て、データ処理回路10は、計測した音源サンプル周期 Tsとの比(Ts/Tu)が整数分の1の場合、統一サ ンプル周期Tuの間に存在する音源サンプル周期毎のデ ータを除去する間引き処理を行う。

【0027】また統一サンプル周期Tuとの比(Ts/ Tu)が整数倍の場合、音源サンプル周期Tsの間の統 一サンプル周期Tuの位置にゼロデータを入れて補間す る所聞ゼロ詰め補間を行う。更に、統一サンプル周期T uとの比(Ts/Tu)が非整数倍の場合には、音源サ ンプル周期Tsの間の統一サンプル周期Tuの位置に直 線近似による補間データを入れて直線補間する。この直 線近似の詳細は前述した通りである。

【0028】データ処理回路10の音量調整処理として は、入力データに設定された音量係数を乗算して音量調 整されたデータを出力する。またデータ処理回路10 は、入力データを規定レベルに補正した後に、設定され た音量係数を乗算して音量調整されたデータを出力する ようにしてもよい。データ処理回路10のフィルタ処理 としては、入力データに所定のフィルタ係数を乗算し、 出力データを演算する。具体的なデータ処理回路10の フィルタ処理としては、現在処理対象としている注目デ ータを中心とした前後の時間軸上に存在する統一サンプ ル周期毎の所定次数分の入力データと、有限インパルス 応答に従った固定次数のフィルタ係数の各積の総和によ り、注目データのフィルタ出力データを演算する。

【0029】データ処理回路10のミキサ処理として は、混合対象として選択された複数のデータを入力して 50 カ側に帰還接続したことを特徴とする。また第1及び第

12

加算する。データ処理回路10をロジックで実現する場 合、複数チャネル分のオーディオデータの補間、音量闘 整及び混合出力を統一サンプル周期Tu毎に時分割で行 う第1処理回路80と、複数チャネル分のフィルタ処理 を統一サンプル周期Tu毎に時分割で行う第2処理回路 82を設ける。

【0030】第1及び第2処理回路80,82の各々 は、複数の入力データ中の2つを選択した後に乗算する 乗算パイプライン回路と、複数の入力データ中の2つを 選択した後に加算または減算する加減算パイプライン回 路を備える。また乗算パイプライン回路及び加減算パイ プライン回路との間で、入力データの読出しと出力デー 夕の書込みを行うデータメモリを備える。

【0031】各パイプライン回路の制御動作は、制御メ モリ48とシーケンサ46,48のシーケンスカウンタ を使用して行う。制御メモリは、乗算パイプライン回路 及び加減算パイプライン回路を、統一サンプル周期Tu 内で動作させる制御パターンを基本クロック周期毎に格 納している。シーケンスカウンタは、統一サンプル周期 Tuに達する毎にクリアされ、統一サンプル周期Tu毎 20 に基本クロックの計数を繰り返して制御メモリのアクセ スアドレスを生成し、制御メモリから動作パターンを読 み出して乗算パイプライン回路と加減算パイプライン回 路に、複数チャネル分の処理を時分割に行わせる。

【0032】ここで、乗算パイプライン回路は、複数の 入力データの内の1つを選択する第1セレクタと、複数 の入力データの内の1つを選択する第2セレクタと、第 1セレクタの出力を保持する第1レジスタと、第2セレ クタの出力を保持する第2レジスタと、第1レジスタと 第2レジスタの値を乗算する乗算器と、乗算器の出力を 保持する第1出力レジスタで構成される。

【0033】また加減算パイプライン回路は、複数の入 カデータの内の1つを選択する第3セレクタと、複数の 入力データの内の1つを選択する第4セレクタと、第1 セレクタの出力を保持する第3レジスタと、第2セレク 夕の出力を保持する第4レジスタと、第3レジスタと第 4 レジスタの値を加算又は減算する加減算器と、加減算 器の出力を保持する第2出カレジスタと、第1出カレジ スタ又は第2出カレジスタを選択するマルチプレクサで 構成される。

【0034】セレクタ入力には、第1及び第2の出力レ ジスタの出力を必要に応じて帰還接続する。第1出カレ ジスタ及び第2出力レジスタは、シフトレジスタとして の機能を有し、動作パターンにより出力動作が指定され た場合、加減算器の出力データを保持した後に、シフト アップ又はシフトダウン行い、出力データを簡単に倍ま たは半分にすることができる。

【0035】フィルタ処理を行う第2処理回路の加減算 パイプライン回路は、加減算器の出力を直接セレクタ入

40

2の出力レジスタの入力側への帰還接続回路に、帰還デ ータの一部をマスクするマスク回路を設ける。複数の入 カチャネル回路は、ウェーブテーブル音源として知られ たPCM音源モジュールの出力、FM音源モジュールの 出力、アンプ及びADコンパータを備えたマイク入力回 路の出力、外部接続されるCD装置の出力、外部接続さ れるオーディオ装置のデジタル出力、及びデータバスを 介して外部接続される外部記憶装置を転送データを、各 々入力接続する。

回路は、乗算と減算のパイプライン演算ができ、これに より演算速度が飛躍的に高められる。例えばフィルタ処 理の積和計算の繰り返しについては、現在の乗算と、前 回の乗算結果の加算がパイプライン処理によりループし ながら並行して演算できる。また補間処理は滅算、乗 算、減算であり、音量調整は乗算2回であり、更にミキ サ出力は複数回の加算であり、乗算と減算のパイプライ ン演算を適切に組合わせることで、多チャンネル分の処 理を、統一サンプル周期毎に効率良く演算し、異なる音 源サンプル周波数のデジタルオーディオデータを、統一 20 周波数44.1kHzに統一できる。

【0037】更に、計算量の多いフィルタ処理について は、補間、音量調整、ミキサ出力の第1処理回路に対し 第2処理回路として別のハードウェア構成をとったこと で、比較的低速(低消費電流及び低コスト)の演算素子 を使っても、余裕をもった処理ができる。

[0038]

【発明の実施の形態】

<目 次>

- 1. 装置構成と機能
- 2. データ処理回路のロジック構成と制御
- 3. オーディオデータの処理
- (1) 補間処理
- (2) 音量調整処理
- (3) フィルタ処理
- (4) ミキサ処理
- (5) 他の実施形態
- 4. 音源サンプル周波数の計測と補間処理
- 5、音量調整制御
- 1. 装置構成と機能

図2は本発明のオーディオデータ処理装置の全体的なブ ロック構成を示した実施形態である。

【0039】図2において、データ処理部10は複数の チャネル入力CH1~CH6を有し、各チャネルCH1 ~CH6から入力するデジタルオーディオデータを統一 サンブル周波数44.1kH2として処理する。データ 処理部10に入力するデジタルオーディオデータの音源 サンプル周波数は、音源により様々である。統一サンプ ル周波数44.1 kHzより低い音源サンプル周波数の デジタルオーディオデータについては、補間処理により 50 14

統一サンプル周波数44.1kHzのデジタルオーディ オデータに変換して、音量調整、フィルタリング、ミキ サ等の必要な処理を行う。また統一サンプル周波数4 4. 1 k H z より高い周波数の音源サンプル周波数をも つデジタルオーディオデータについては、間引き処理に より統一サンプル周波数44.1kHzのデジタルオー ディオデータに変換する。

【0040】図2の実施形態にあっては、データ処理部 10に対する入力チャネルCH1としては、PCM音源 【0036】このようにロジックで実現したデータ処理 10 モジュール22を接続している。ウェーブテーブルメモ リ20を使った複数チャネル同時発生のPCM音源モジ ュール22は、CPU12の指示に従って音源出力を行 う。データ処理部10の入力チャネルCH2にはFM音 源モジュール24が接続される。FM音源モジュール2 4はCPU12の制御に基づき、効果音、楽器音を模し たFM方式による複数チャネル同時発生の音源出力を行

> 【0041】データ処理部10の入力チャネルCH3に は、マイク入力端子28からの音声信号がアンプ32で 増幅された後、ADコンパータ32でシリアルのデジタ ルオーディオデータに変換されて入力される。データ処 理部10の入力チャネルCH4にはCDシリアルデータ 入力端子34が接続され、光ディスクドライブによるC D装置で再生したデジタルオーディオ信号が入力され る。このCDシリアルデータ入力端子34に対するデジ タルオーディオ信号の音源サンプル周波数は、44.1 KHzである。また前段にADPCMデコーダを設けて CD-ROM-XAから出力される18.9KHzまた は37.8KH2の音声信号も入力することができ 30 る。。

> 【0042】データ処理部10の入力チャネルCH5に は、AUX入力端子35が接続される。AUX接続端子 35からはビデオ、CDなどのディジタルオーディオ信 号等化入力される。データ処理部10のチャネルCH6 は入力用のチャネルと出力用のチャネルをもち、それぞ れFIFO40、42を介してパスインタフェースモジ ュール38と接続し、バスインタフェースモジュール3 8をバス18に接続している。バス18はメインメモリ 14とDMAコントローラ16に接続され、DMAコン 40 トローラ16の制御によりメインメモリ14との間でデ ジタルオーディオデータのデータ転送を行うようにして いる。

【0043】このバス18により転送されるオーディオ データの音源サンプル周波数は8kHzから48kHz の範囲にあり、ステレオ信号またはモノラル信号のいず れかとなる。チャネルCH6の出力側については、チャ ネルCH1~CH5から入力したデジタルオーディオ信 号または入力した複数のデジタルオーディオ信号の混合 結果を外部メモリに出力してファイル等に格納するため に使用される。データ処理部10のデジタルオーディオ データは、例えば16ビットのデータ幅をもち、統一サンプル周波数44.1kH2に従った統一サンブル周期 Tuごとに直列変換してDAコンバータ44に出力し、アナログオーディオ信号に変換してL/R出力端子46 よりラインアウトする。このL/R出力端子46から出力されるデジタルオーディオ信号は、入力チャネルCH1~CH6の音源サンブル周波数が統一サンブル周波数44.1kH2以外の周波数であっても、データ処理部10による処理で全て44.1kH2の統一サンブル周波数に変換された後に、DAコンバータ44でアナログ10オーディオ信号に変換されることになる。

【0044】データ処理部10の内部には入力チャネルCH1~CH6からのデジタルオーディオデータの補間、音量調整、フィルタリング、ミキサ等の処理に必要な各種のパラメータを予め記憶したデータメモリ48が設けられる。またデータメモリ48は、処理の途中でデータを一時記憶して次の処理に引き渡すデータバッファとしても使用される。

【0045】更にデータ処理部10に対しては、補間用カウンタ回路50が設けられている。補間用カウンタ回 20路50には、基本クロックCL1、統一クロックCL2、及び補間対象とする音源サンプル周波数に対応したサンプルクロックCL3が供給されている。ここで基本クロックCL1の周波数を例えば16.9344MHzとする。そこで、統一サンプル周波数44.1kHzの統一クロックCL2のクロック周期、即ち統一サンプル周期Tuを基本クロックCL1のクロック数で表わすと、Tu=384クロックとなる。

[0046] サンプルクロックCL3は適宜の入力オーディオデータの音源サンプル周波数に対応して定まるが、この実施形態にあっては音源サンプル周波数を16 kH2とした場合を例にとっている。音源サンプル周波数16 kH2のサンプルクロックCL3のクロック周期、即ち音源サンプル周期Tsを基本クロックCL1の数で表わすと、Ts=1058.4クロックとなる。

【0047】補間用カウンタ回路50は、サンブルクロックCL3が得られるごとに、内部に設けているカウンタをクリアし、次にサンブルクロックCL3が得られるまでの間、基本クロックCL1を計数してカウント値cntを求め、このカウント値cntに基づいて、補間計 40算に用いる補間データの時間的位置CTをデータ処理部10に供給している。この補間用カウンタ回路50の詳細については、後の補間処理の説明で明らかにされる。

【0048】図3は図2のチャネルCH1~CH6に対するデータ処理部10により実現されるデジタルオーディオデータの処理機能の機能プロックである。まずPC M音源モジュール22の入力チャネルCH1については、必要な処理は全てPCM音源モジュール22側で済んでおり、PCM音源モジュール22の音源サンブル周波数も統一サンプル周波数44.1kHzの場合を例に 50

16

とっていることから、そのままミキサ部52に入力している。

【0049】FM音源モジュール24の入力チャネルCH2については、音源サンプル周波数が統一サンプル周波数が統一サンプル周波数44.1kHzになっていないことから、補間部54で補間処理を行って44.1kHzのサンプル周期のデータに変換した後、フィルタ部56で高周波ノイズを除去するローパスフィルタの処理を行ってミキサ部52に入力している。

【0050】マイク入力及びCDシリアルデータ入力となる入力チャネルCH3、CH4については、各々音源サンブル周波数が44.1kH2となっていることから、補間処理は行わず、各々音量調整部57、58で音量調整を行った後にミキサ部52に入力している。AUX入力端子からのビデオデジタルオーディオデータを入力するチャネルCH5にあっては、例えば音源サンブル周波数が16kH2であることから、補間部60で44.1kH2に補間した後、音量調整部62で音量調整し、更に補間で生じた高周波ノイズを除去するローバスフィルタ処理をフィルタ部64で行った後にミキサ部52に出力している。

【0051】更にチャネルCH6の入力となるデータバスからのデジタルオーディオデータについては、FIFO40から例えば音源サンプル周波数8kHzで読み出し、補間部66で44.1kHzに補間した後、音量調整部68の音量調整、フィルタ部70によるローバスフィルタ処理を経て、ミキサ部52に供給している。更に、チャネルCH6の出力側については、ミキサ部52を介して得られた統一サンブル周波数44.1kHzのデジタルオーディオデータをフィルタ部72で元に戻した後、音量調整部70で音量調整し、更に逆補間部76で元の8kHzのサンプルデータに間引き処理等により戻し、最終的にL/Rミキサ78で混合し、出力用のFIFO42に出力する。

[0052] このようにデータ処理部10は、入力チャネルCH1~CH6の各々について固有のデジタルオーディオデータの処理を行い、最終的にミキサ部52で指定された混合を行って、DAコンパータ44にシリアルデジタルオーディオデータとして出力するものであるが、これら多チャネル入力に対し、この実施形態にあっては、補間処理、音量調整処理、ミキサ処理と、フィルタ処理の2つに分けて、専用の処理回路を設け、各処理回路を統一サンプル周波数44、1kH2の統一サンプル周期Tuごとに時分割で多重処理している。

2. データ処理回路のロジック構成と制御

図4は図2のデータ処理部10の内部回路の基本構成である。データ処理部10には外部入力される多チャネルのデジタルオーディオデータを対象に、補間、音量調整及びミキサの各処理を行う第1処理回路80と、同じく多チャネルの外部入力となるデジタルオーディオデータ

を対象にフィルタ処理を行う第2処理回路82を設けて いる。

【0053】第1処理回路80に対しては、多チャネル分の補間、音量調整及びミキサ処理を統一サンプル周期 Tuの間に1回行うため、また第2処理回路82に対しては、同一の周期Tuの間で必要なフィルタ演算を行うため、シーケンサ84が設けられている。データメモリ48は第1処理回路80及び第2処理回路82で共用されており、シーケンサ84によるアクセス要求の元に、第1処理回路80、第2処理回路82に対する必要とす 10るデータの読み書きを行っている。また外部のDAコンパータ44に対する出力は、最終的に第1処理回路80 のミキサ処理が行われることから、第1処理回路80 側からの出力となる。

【0054】図5は図4のデータ処理部10に設けた第1処理回路80の実施形態である。第1処理回路80は、上側の乗算パイプライン回路80-1と下側の加減算パイプライン回路80-2で構成される。乗算パイプライン回路80-1は2系統の外部入力を個別に選択するセレクタ88,90を有し、続いてレジスタ92,94を設けている。レジスタ92,94に続いては乗算器96が設けられ、2つのレジスタ入力を乗算している。乗算器96に続いては出力レジスタ98が設けられる。

【0055】また加減算パイプライン回路80-2は2系統の外部入力を個別に選択するセレクタ100,102、2つのセレクタ出力を保持するレジスタ104,106、2つのレジスタ入力の加算または減算を行う加減算器108、更にシフト機能付きのレジスタ110が設けられる。またシフト機能付きレジスタ110に続いては、乗算パイプライン回路80-1と加減算パイプライン回路80-2の出力を選択するマルチプレクサ112が設けられる。シフト機能付きレジスタ110の後には、更にシフト機能付きレジスタ113が設けられ、最終出力を保持した後にシフト動作を行い、シリアルデータとして外部DAコンパータ44に出力される。

【0056】乗算パイプライン回路80-1のセレクタ90には、出力レジスタ98の出力が帰還されている。またレジスタ92の出力をセレクタ88に帰還している。このような適宜の段のレジスタ出力の入力セレクタへの帰還により、入力結果を再入力したり演算結果を再入力するループ処理が可能となる。乗算パイプライン回路80-1の出力レジスタ98の出力は加減算パイプライン回路80-2のセレクタ100にも入力され、乗算パイプライン回路80-2に入力して、乗算に統き加算または減算ができるようにしている。

【0057】更に加減算パイプライン回路80-2にあっては、最終段の出力機能付きレジスタ110の出力のセレクタ102の帰還に加えて加減算器108の出力を直接、セレクタ102に帰還している。この結果、加減 50

18

算器108による演算結果を次の加減算に直ちにループすることができる。この加減算器108からの直接的なセレクタ102に対する帰還接続は、後の説明で明らかにされるフィルタ処理で使用される。

【0058】加減算パイプライン回路80-2には更に、マスク用のANDゲート114が設けられている。ANDゲート114の一方にはシフト機能付きレジスタ110のデータが入力され、他方には適宜のマスクデータが入力され、セレクタ102に帰還する出力データの一部をマスク可能としている。乗算パイプライン回路80-1及び加減算パイプライン回路80-2に対しては、統一クロック周波数44.1kHzの統一サンプル周期Tuで全てのチャネル入力のデジタルオーディオデータについて、例えば図3のような各種の処理を実現するため、シーケンサ84が設けられている。シーケンサ84にはシーケンスカウンタ116が設けられる。

【0059】シーケンスカウンタ116は統一サンプルクロックCL2が得られるごとにクリアされ、次に統一サンプルクロックCL2が得られるまでの間、基本クロックCL1をカウントする。ここで基本クロックCL1として例えば16.9344MH2を使用していることから、統一サンプルクロックCL2の周期TuはTu=384クロックで表わすことができる。

 $[0\ 0\ 6\ 0]$ シーケンスカウンタ116に対しては、フラッシュメモリ等の不揮発性メモリを使用した制御メモリ118が設けられる。制御メモリ118は統一サンプルクロックCL2の周期Tu=384に対応した制御アドレス0~383を有し、各制御アドレスにデジタルオーディオデータの補間処理、音量調整処理、ミキサ処理を実現するため、乗算パイプライン回路80-1及びまたは加減算パイプライン回路80-2の各回路部を動作するための例えばビット対応の制御情報が格納されている。

【0061】シーケンスカウンタ116の0~383のカウント値による制御メモリ118のアドレス指定によるアクセスは、直接アドレス0~383を指定してもよいし、所定のメモリ領域に変換された相対的なカウント値0~383で変化する相対アドレスを使用してもよい。制御メモリ118よりシーケンスカウンタ116の各カウントごとに読み出される制御データは、制御出力レジスタ120に供給される。制御出力レジスタ120は乗算パイプライン回路80-1及び加減算パイプライン回路80-2の各回路素子に対応したビット領域のビットデータに基づいた助作を行わせる。

【0062】例えばレジスタ92,94,98,104,106については、保持または非保持のいずれかであることから、制御出力レジスタの制御情報は1ビットでよい。またセレクタ88,90,100.102はその入力数の選択を必要とするから、入力数の2進表示のビット数を制御ビットとすればよい。乗算器96は乗算

の有無であることから、1ビットでよい。また乗算器9 6を常時動作とすれば、ビット制御は不要である。

【0063】加減算器108については、加減算の選択に制御ビットが1ビット必要である。シフト機能付きレジスタ110は、保持動作の制御に1ビット、シフトアップ機能に1ビット、更にシフトダウン機能に1ビットの合計3ビットが必要である。マルチプレクサ112は、1ビットで切り替えることができる。このため制御出力レジスタ120としては、必要な制御パターンを合計したビット数分の幅、例えば64ビット幅を持つ。

【0064】更に制御メモリ118には、データメモリ48に対するリード、ライトのアクセス情報が格納されており、シーケンスカウンタ116のカウント値によるアドレス指定で制御出力レジスタ120に対する制御データの出力と同時に、メモリアクセスレジスタ122にメモリアクセスデータが出力される。メモリアクセスレジスタ122には、シーケンスカウンタ116のそのときのカウント値の動作で必要な乗算パイプライン回路80-1及び加減算パイプライン回路80-2に対するデータの読出しまたはデータの書込みが指定される。

【0065】図6は、図5のシーケンスカウンタ116による統一サンプル周期Tu=384クロックの1処理サイクルを取り出している。図6において、44.1kHzのサンプル周波数で決まる統一サンプル周期Tu=384クロックの時間帯は、例えば基本クロックCL1の16クロックで1つのステートサイクルを構成し、Tu=384クロックであることから、ステートサイクル $1\sim24$ に分けることができる。

【0066】 1つのステートサイクルは、ステートサイクル1に代表して示すように、基本クロックCL1の1 30 クロックに対応して16ステートに分けられており、それぞれステート番号を16進で $0\sim$ Fとしている。このような統一サンプル周期Tuで決まる384クロックの処理を16ステートのステートサイクル $1\sim24$ に分類しておくことで、統一サンプル周期Tu=384クロックの中で例えば図3に示した6つのチャネル入力CH1~CH6に要求される各データ処理を行うための制御データの割付けが容易にできる。

【0067】但し、図6のステート及びステートサイクルは、実際の制御メモリ118のシーケンスカウンタ1 4016によるアクセスでは特に意識されていない。制御メモリ118にあっては、シーケンスカウンタ116より出力される0~383のカウント値で決まるアクセスアドレスを認識して、指定されたアクセスアドレスの制御データを制御出力レジスタ120に読み出してセットする処理を行うだけである。

【0068】図7は、図4のデータ処理部10のシーケンスカウンタ84、86による第1処理回路80,第2処理回路82の統一サンプル周期Tu=384クロックにおける1回の処理内容である。まずTu=384クロ 50

ックの処理期間は、前半の192クロックのL処理サイクル124と後半の同じく192クロックのR処理サイクル126で構成される。

20

【0069】 L、Rのステレオデジタルオーディオデータの処理内容は全く同じになる。このため、前半のL処理サイクル124と後半のR処理サイクル126の制御メモリ118の制御内容は基本的に同じであり、R、L、Rデータに入力のセレクトや制御メモリ48のリード/ライトが異なるだけである。このため図5のシーケンスカウンタ116にあっては、実際には統一クロックCL2でクリアした後に、基本クロックCL1を192カウントする処理を2回繰り返し、図7のL処理サイクル124とR処理サイクル126を実行することになる。

[0070] 図7のL処理サイクル124は、下側に取り出して示すように、図4の第1処理回路80によるデータ処理128と第2処理回路82によるデータ処理180の並列処理となる。第1処理回路80によるデータ処理128は、例えばチャネルCH2の補間処理、チャネルCH3の音量調整処理、チャネルCH4の音量調整処理、チャネルCH5の音量調整処理、チャネルCH5の音量調整処理、チャネルCH6の補間処理、チャネルCH6の音量調整、最後のミキサ処理の順番となる。

【0071】また第2処理回路82のデータ処理130 については、チャネルCH2のフィルタ処理、チャネル CH4のフィルタ処理、及びチャネルCH5のフィルタ 処理となる。このようなデータ処理128,130の並 **列処理は、R処理サイクル126についても全く同じで** ある。ここでデータ処理128の補間、音量調整、ミキ サ処理については、チャネルCH2~CH6の5チャネ ル分が192クロックの間に十分に時分割処理できる。 これに対しデータ処理130のフィルタ処理について は、有限インパルス応答型のデジタルフィルタ処理であ るため、フィルタの効果と精度を必要で充分なものとす るための有限個のフィルタ係数を時間軸上に展開するこ とにより、補間、音量調整、ミキサの処理に比べると、 1つのフィルタ処理に要する時間が長くなり、そこで、 フィルタ処理専用に第2処理回路82を割り当ててい る.

【0072】また図7のフィルタ処理128にあっては、各チャネルごとに補間、音量調整、ミキサの処理領域を分けているが、処理の途中段階でデータメモリ48に対する処理結果の読み書きが可能であるため、補間処理、音量調整処理、ミキサ処理のそれぞれをステートサイクル単位に混在させた処理とすることも可能である。更に、データ処理128,130のいずれについても完全に192クロックの全ステートを使用する必要はなく、要求されたチャネル入力数の範囲で192クロック内に処理が収まるように制御メモリ118を作成すればよい。

【0073】図8は、図5の乗算パイプライン回路80 -1の基本的な動作のタイミングチャートである。この タイミングチャートは、セレクタ80、90で同じ入力 データAを選択してレジスタ92,94に格納した後に 乗算器96で乗算して出力レジスタ98に格納する処理 を例にとっている。即ち、統一クロック周期Tu=38 4クロックをもつ図8(A)の基準クロックCL1に対 し、図8(B)のシーケンスカウンタ116の値は16 進で0~BFと変化する。図8(C)(E)(F) スタ94の入力とロード、更にレジスタ98のロードが 示されている。

[0074] レジスタ92, 94, 98は、基本クロッ クCL1の立下がりで動作する。図8(B)は、レジス タ92に対する入力となるセレクタ88の入力データ A, B, C, Dのセレクタピットであり、シーケンスカ ウンタのカウント値1,3,5,7で順番にセレクトさ れて、レジスタ92に図8(E)に示すようにロードさ れる。

【0075】レジスタ94側も、図8(F)(G) (H) に示すように、同じ入力データA, B, C, Dに ついて同様に動作する。そして図8(I)に示すよう に、出カレジスタ98にはシーケンスカウンタのカウン ト値1.3,5,7のタイミングで乗算器96で乗算さ れた値 $(A \times A)$, $(B \times B)$, $(C \times C)$, $(D \times$ D) がが順次ロードされることになる。

[0076] 図10は図5の乗算パイプライン回路80 -1及び加減算パイプライン回路80-2における制御 内容と、必要とするステート数即ち基本クロック数を示 チ、メモリリード、メモリライト、出力ラッチ、出力セ レクタのいずれについても、1ステートで処理すること ができる。

3. オーディオデータの処理

(1)補間処理

図10は、図2のデータ処理部10で行われるデジタル オーディオデータの補間処理の処理機能を示したブロッ ク図である。図10の補間処理部は、データ保持部13 2、補間用カウンタ回路50及び補間演算部136で構 成される。

【0077】データ保持部132は、シリアルデータと して入力されるオーディオ入力データをシリアルノパラ レル変換器138でパラレルデータに変換した後、3段* X=A-(A-B) C/D

図11は図10の補間処理の原理説明図である。実際の 信号波形160の変化について、16kH2の音源サン プル周期Ts=Dの間隔でサンプルデータが得られる。 ここで前回のサンブルクロックCL3が時刻t-1で得 られ、今回のサンプルデータAが時刻 t で得られたとす る。このように連続する2つのデータA, Bが得られれ 50 22

*に直列接続したレジスタ140, 142, 144に16 kH2のサンプルクロックCL3に従って順次保持させ る。このため、レジスタ140に保持されている現在デ ータをS(a) とすると、レジスタ142には1周期前の データS(n-1) が保持され、レジスタ144には2周期 前のデータS(n-2) が保持される。セレクタ146,1 48は、3つの連続する入力データS(n), S(n-1), S(n-2) の中から2つの新データと旧データを選択して 補間演算部136に出力する。ここで補間演算部136 (H) (I) には、レジスタ92の入力とロード、レジ 10 に入力する新データをA、1周期前の旧データをBとし ている。

> [0078] 補間用カウンタ回路50はカウンタ150 を有する。カウンタ150は16kH2のサンプルクロ ックCL3が得られるごとにカウント値cntをOにク リアし、次にサンプルクロックCL3が得られるまでの 間、基本クロックCL1を計数する。即ち、カウンタ1 50はサンプルクロックCL3の音源サンプル周期Ts ごとにcnt =0~1058. 4の範囲で変化する。

【0079】カウンタ150に続いては、補間計算の際 20 に補間データを求める音源サンブル周期 Ts内の時間位 置を求める第1時間位置演算部152と第2時間位置演 算部154が設けられる。また第1時間位置演算部15 2の第1時間位置CT1と第2時間位置演算部154の 第2時間位置CT2は、セレクタ158に与えられる。

[0080] セレクタ158は切替制御部156により 切り替えられ、補間演算部136に対する補間時間位置 Cとして第1時間位置CT1または第2時間位置CT2 を供給する。同時に、切替制御部156はセレクタ14 6, 148を選択する。即ち、第1時間位置CT1を選 したもので、セレクトラッチ、乗算ラッチ、加減算ラッ 30 択した場合には、セレクタ146,148によりレジス タ142, 144からの1つ前のデータS(n-1) と2つ 前のデータS(n-2)を補間演算部136に新データA, 旧データBとして入力する。

> 【0081】また第2時間位置CT2をセレクタ158 で選択した場合には、セレクタ146、148でセレク タ140, 142の出力を選択し、現在のデータS(n) ト1つ前のS(n-1) を補間演算部136に新データA, 旧データBとして入力する。補間演算部136は、新デ ータA、旧データB及び時間位置C、更に16kHzの 40 サンプルクロックCL3の音源サンプル周期Ts = Do4つのパラメータに基づき、次式に従って補間データX を演算する。

[0082]

(1)

ば、その間の任意の時間位置 tx のデータXを直線補間 により求めることができる。

【0083】この直線補間は前回のデータBと現在のデ ータAを結ぶ直線162の傾きを求め、時刻 t のデータ Aの位置から補間位置 tx までの補間時間位置 C を求め ればよい。このように新データA、旧データB、音源サ

ンプル周期D及び補間時間位置Cが得られれば、前記 (1) 式により、補間データXを求めることができる。 図11のサンプルデータ※を求めるための時刻 tx を示 す補間時間位置 Cは、統一クロック周波数が44.1k Hzであり、また音源サンプル周波数が16kHzと割 り切れない関係にあることから、例えば図12(A)の ように、時刻 (t-6)~(t+5)の統一サンプル周 期Tu=384に対し、16kHzのサンプルデータS (n-2) ~S(n+2) の音源サンプル周期Ts=1058. 4クロックは毎回ずれるようになる。

【0084】このため、例えば図12(A)の現在時刻*

Nd = INT (Ts/Tu) + 1 = INT (1058.4/384) + 1

=INT (2.75626)+1

を行うことになる。

= 2 + 1

(2)

この (2) 式は入力音源サンプル周期Ts と統一サンプ ル周期Tuの比(Ts/Tu)の整数化した値に1を加 えたものである。したがって、図12の入力音源サンプ ル周波数16kH2の周期Ts=1058. 4と統一サ ンプル周波数44.1kHzの周期Tu=384の場合 20 には、遅延周期数Nd=3周期として求めることができ

【0086】このように現在時刻に対する補間対象とな る遅延周期数Ndが求まれば、例えば図12(A)の現 在時刻 t, t+1, t+2の各々で補間する補間時刻 は、時刻 t-3, t-2, t-1となる。補間時刻 t-%

$$CT2 = (Nd \times Tu) - cnt$$

となる。この実施形態では入力音源サンプル周波数16

kH2、統一サンプル周波数44.1kH2であること★

$$CT 2 = (3 \times 384) - cnt$$

= 1 1 5 2 - cnt

となる。この(4)式の第2時間位置CT2が図10の 第2時間位置算出部154で算出されている。

[0088] 一方、現在時刻がt+2となったとき、次 のサンプルデータS (n+1) が得られており、このと☆

$$CT1 = \{ (Nd \times Tu) - cnt \} - Ts$$
 (5)

1を使用する。

と、

これは入力音源サンブル周波数16kHz、統一サンプ◆ ◆ル周波数44.1kHzの場合には、

$$CT1 = (3 \times 384 - cnt) - 1058.4$$

= 93.6 - cnt

となる。即ち時間位置CT1は、統一サンプル周波数T40*(t-1)の補間については、このとき新たなサンプル uに遅延時間周期Ndを掛け合わせた値から入力音源サ ンプル周期Ts を差し引いた差、いわゆる ΔT =93. 6からサンプルタイミングでクリアされたカウンタ値c n tの値を差し引いた値である。この(6)式の第1時 間位置CT1が図10の第1時間位置演算部152で演 算される。

【0089】更に、現在時刻(t+2)における時刻*

データS(n+1) が保持されるため、補間計算に使用する

行っている。

[0090] (7) $\{(Nd \times Tu) - Ts\} \ge cnt$

ーサンプル周波数44.1 k H z の場合には、 この比較演算は入力音源サンプル周波数16kHz、統

$$\{(3 \times 384) - 1058. 4\} \ge cnt$$
 (8)

* t で補間処理を行う場合、1 つ前のサンプルデータ S (n) ともう1つ前のS(n-1) の2つが必要であることか

ら、その区間内の3つの統一サンプル周期Tu=384

クロックのタイミング (t-3), (t-2), (t-

1) の補間を行うことになる。即ち、現在時刻 t に対し

統一クロック周期Tuの3周期分前の時刻のデータ補間

【0085】この現在時刻 t に対しデータ補間を行う時

刻 (t-3) までの遅延周期数をNdとすると、遅延周

%3, t-2, t-1の補間については、前後のサンプル

イミングnからの補間時間位置Cを求めればよい。

データS(n-1), S(n) と、サンプルデータS(n) のタ

【0087】まず現在時刻t, t+1の場合について

は、サンプルデータS(n) を保持したタイミングでのカ

ウンタ値cnt=0のクリア後の連続的な計数であるこ

とから、カウント値cntの値を統一サンプル周期Tu =384クロックの3倍の値から算出すれば求まる。こ

れが第2時間位置CT2である。これを一般的に表わす

(3)

(4)

(6)

☆きカウンタ値cntはcnt=0となる。したがって、

前記(4)式の時間位置CT2を使用することはできな

い。この場合には、一般的には次式の第1時間位置CT

10 期数Ndは次式により求めることができる。

24

93. 6≥cnt

となる。即ち、ムT=93、6とカウンタ値cntを比 較し、カウンタ値cntがサンプルタイミングにより0 によりクリアされて△T=93.6に増加するまでの間 は、図10のセレクタ158により第1時間位置CT1 を選択し、且つセレクタ146、148により1つ前の*

B = S (n-2)

C = CT1

D=Ts=1058.4

*データS(n-1) と2つ前のデータS(n-2)を新旧データ A、Bとして選択させ、補間演算部136に補間演算を 行わせる。

【0091】これをまとめると次のようになる。

93. 6≥cntの時

(9) $X = S(s-1) - \{S(n-1) - S(n-2)\} \cdot CT1/1058.4$

具体的には、例えば図12(A)の現在時刻t+2にお ける3周期前の時刻t-1の補間データの演算である。 【0092】これに対し、カウンタ値cntがAT=9 3. 6以上の場合、例えば図12(A)の現在時刻t, t+1に対応した補間時刻 t-3, t-2の場合には、

図10の切替制御部156はセレクタ158で第2時間※

A = S(n)

B = S(n-1)

C = CT2

D=Ts=1058.4

※位置CT2を選択し、且つセレクタ146,148によ り現在のデータS(n) と1つ前のデータS(n-1) を新旧 データA, Bとして選択させ、補間演算部136で補間 データXの演算を行う。これをまとめると次のようにな

【0093】93、6<cntの時

 $X = S(n) - \{S(n) - S(n-1)\} \cdot CT2/1058.4$ (10)

ここで、図12 (A) の時刻 t, t+1, t+2, t+ ★-1, tの補間データX (t-3), X (t-2), X 3 で演算するNd=3 周期前の時刻t-3, t-2, t★ (t-1), X(t)は、次のようになる。

 $X(t-3) = S(n) - \{S(n) - S(n-1)\} \times \{3\times384 - cnt(t)\} / 1058.4$

 $X(t-2) = S(n) - \{S(n) - S(n-1)\} \times \{3 \times 384 - cnt(t+1)\} / 1058.4$

 $X(t-1) = S(n) - \{S(n) - S(n-1)\}$

 $\times \{3 \times 384 - cnt(t+2) - 1058.4\} / 1058.4$

 $X(i) = S(n+1) - \{S(n+1) - S(n)\} \times \{3 \times 384 - cnt(i+1)\} / 1058.4$

Hzに対し、音源サンプル周波数fsが16KHzと低 い場合の補間処理であるが、逆に統一サンプル周波数 f u=44. 1 KHz に対し、音源サンプル周波数 f s が 例えば48KHzと高い場合の補間処理は、図12 (B) のようになる。この場合、音源サンプル周期Ts は、Ts=352.8となり、(2)式の遅延周期数N dは、

となり、従って、サンブル時刻毎に1周期前の補間デー 夕を演算する。即ち、図12 (B) の時刻 t-2, t-1, t, t+1, t+2の各々で演算するNd=1周期 前の時刻 t-3, t-2, t-1, t, t+1の補間デ -9X(t-3), X(t-2), X(t-1), X(t)、X(t+1)は、次のようになる。

 $X(t-3) = S(n-2) - \{S(n-2) - S(n-3)\} \times \{1 \times 384 - cnt(t-2)\} / 352.8$

 $X(t-2) = S(n-1) - \{S(n-1) - S(n-2)\} \times \{1 \times 384 - cnt(t-1)\} / 352.8$

 $X(t-1) = S(n) - \{S(n) - S(n-1)\} \times \{1 \times 384 - cnt(t)\} / 352.8$

 $X(t) = S(n+1) - \{S(n+1) - S(n)\}$

 $\times \{1 \times 384 - cnt(t+1) - 352.8\} / 352.8$

 $X(t+1) = S(n+3) - \{S(n+3) - S(n+2)\} \times \{1 \times 384 - cnt(t+2)\} / 352.8$

図13は、図10のカウンタ回路50及びデータ保持部 132の基本クロックCL1に同期した処理のフローチ ャートである。基本クロックが得られるごとに図13の フローチャートが実行され、まずステップS1でサンプ ルクロックが得られたか否かチェックする。サンプルク 50 (n) を新データとし、レジスタ140のデータをレジス

ロックが得られていれば、ステップS2でカウンタ15 0をクリアしてカウント値cnt=0とする。

【0094】続いてステップS3でサンプルデータの更 新を行う。即ち、レジスタ140のサンプルデータS

-350-

26

A = S(n-1)

タ142に移して、S(n-1) = S(n) とし、更にレジス タ142のデータをレジスタ144に移し、S(n-2) = S(n-1) とする。一方、ステップS1でサンプルクロッ クが得られていないタイミングにあっては、ステップS 4 でカウンタ150のカウントアップ動作をしてカウン 夕値cntを1つ増加させる。続いてステップS5で、 第2時間位置CT2を更新したカウンタ値cntを使用 して求め、更にステップS6で第1時間位置CT1を求 める。この第1時間位置CT1は、第2時間位置CT2 の値から音源サンプル周期Ts=1058. 4を差し引 10 106を介して加減算器108に与え、このとき加減算 いた値である。

【0095】図14は、図10のカウンタ回路50に設 けた切替制御部156による時間位置CT1, CT2の 選択と、セレクタ146、148による新旧データの選 択に基づく補間データXの演算処理のフローチャートで ある。まずステップS1で、統一サンブル周波数44. 1 k H 2 のクロック C L 2 の有無をチェックし、統一ク ロックCL2が得られるとステップS2に進み、切替制 御部156の比較演算としてAT=93. 6とそのとき のカウント値 c n t を比較する。このときカウント値 c 20 n t が ΔT=93.6以下であればステップS3に進 み、時間位置Cとして第1時間位置CT1を算出し、ス テップS4で新データA=S(n-1) 及び旧データB=S (n-2) を選択し、ステップS5で補間データXを算出す る。この補間計算におけるDは入力音源サンプル周期T s = 1058.40 口ックである。

【0096】一方、ステップS2でカウント値cntが ΔT=93.6を超えていた場合にはステップS6に進 み、時間位置Cとして第2時間位置CT2を選択し、ス テップS7で新データA=S(n) 及び旧データB=S(n 30 -1) を選択した後、ステップS5で補間データXを演算 する。図15は図10の補間演算部136による補間デ ータXの演算処理を、図5に示した乗算パイプライン回 路80-1及び加減算バイプライン回路80-2で実行 した場合のタイミングチャートである。

【0097】図15は、基準クロックCL1で決まるス* $X = A \times B \times C$

A:データ

B:AGC係数

C:ポリューム係数

として求める。

[0100] 即ち、音量調整の対象となる入力データA に対し、まず一定レベルに調整するためのAGC係数と なる入力データBを掛け合わせ、その後に外部設定され たポリューム係数の入力データCを掛け合わせて、音量 調整された出力データXを求めることになる。尚、ポリ ューム係数としては、データメモリ48に格納せずに直 接入力してもよい。

【0 1 0 1】 音量調整部 1 7 0 は図 5 の乗算パイプライ ン回路80-1を使用して実現でき、シーケンサ84に 50 28

*テート番号に対する乗算器96と加減算器108内の動 作を示している。まずステート番号0では、乗算器96 側のセレクタ88,90で補間時間位置Cと入力音源サ ンプル周期Dの逆数で与えられる定数1/Dを選択し、 レジスタ92を介して乗算器96で(C×1/D)の乗 算を行い、結果を出力レジスタ98にラッチする。

[0098] この乗算器96側の乗算と並行して、加減 算器108側でセレクタ100,102がそれぞれ新デ ータAと旧データBをセレクトして、レジスタ104, 器108は減算動作にセットされていることから減算 (A-B) を行う。次のステート番号1では、乗算器9 6側の乗算 (c×1/D) と加減算器108側の減算結 果 (A-B) をセレクタ88,90で選択して乗算器9 6に入力し、両者の乗算結果(A-B), (C/D)を 求める。次のステート番号2にあっては、乗算器96側 の乗算結果と新データAの選択結果を加減算器で減算し て補間データXを算出する。最後のステート番号3にあ っては、加減算器108の演算器即ち補間データXをシ フト機能付きレジスタ110にシフトした後、マルチブ レクサ112で選択し、データメモリ48に書き込むラ イト動作を行う。

(2) 音量調整処理

図16は、図4のデータ処理部10の第1処理回路80 **側で行われる音量調整処理の機能ブロックである。この** 音量調整処理は、データメモリ48のデータ格納部16 4に格納されている音量調整対象とするオーディオデー タを入力データAとして音量調整部170に読み込む。 またデータメモリ48のAGC係数格納部166に格納 されている予め定めたレベルに調整するためのAGC係 数を入力データBとして読み込む。

【0099】更にデータメモリ48のポリューム係数格 納部168に格納されている調整操作により設定された ボリューム係数を入力データCとして読み込み、出力デ ータXを

(11)

より例えば図17のタイミングチャートに示す制御動作 が行われる。図17の音量調整制御にあっては、ステー 40 ト番号0で、乗算器96側で調整対象となるオーディオ データAとAGC係数の入力データBを選択して乗算結 果 (A×B) を求める。

【0102】次のステート番号1で、乗算結果を帰還し て選択すると共にポリューム係数の入力データCを選択 して乗算し、音量調整された出力データXを求め、最後 のステート番号2で、出力ラッチ、マルチプレクサ及び データメモリに対するライト動作を行う。

(3) フィルタ処理

図18は、図4のデータ処理部10に設けた第2処理回 路82側で行われるフィルタ処理の機能ブロックであ

る。図18において、データメモリ48にはフィルタリ ング対象とするオーディオデータを格納したデータ格納 部172と、フィルタリングに使用するフィルタ係数を 格納したフィルタ係数格納部174が設けられている。

【0 1 0 3】フィルタ演算部176は、例えば有限イン パルス応答型のデジタルフィルタを実現するための演算*

$$X = \sum_{i=1}^{n} (A \times B)$$

A:データ

B:フィルタ係数

N:次数で例えば57

即ち、有限インパルス応答型のデジタルフィルタにあっ ては、現在処理対象となる注目データを中心に時間軸の 前後にインパルス応答による所定の分布をもつ有限次数 のフィルタ係数を使用し、各フィルタ係数の値と入力デ ータとの積の総和を算出する。例えば有限インパルス応 答の次数をN=57に設定した場合、1回のフィルタ演 算にあっては、フィルタ係数格納部174及びデータ格 納部172に格納された57次分のデータ及びフィルタ 20 介してデータメモリ48にライトする。 係数を使用した積和計算をシーケンサ86の制御に従っ て繰り返す。

[0 1 0 5] このフィルタ演算部176を実現する図4 の第2処理回路82のロジック構成は図5と同じである が、積和計算を繰り返す際には加減算パイプライン回路 80-2の出力段のシフト機能付きレジスタ110に対 する加算結果のラッチは行わず、直接的にセレクタ10 2に帰還して次の演算サイクルとの連携を早めている。

【0106】図19は、図18のシーケンサ86による 図5の乗算パイプライン回路80-1と加減算パイプラ 30 イン回路80-2を有するフィルタ演算部176におけ る演算処理のタイミングチャートである。まずステート※

X=A+B+C+D

のミキシング演算を行わせる。ミキサ演算部180の処 理は、シーケンサ84による図5の加減算パイプライン 回路80-2の制御で実現できる。

【0109】図21は、図20のシーケンサ84による ミキサ演算部180のミキシング処理のタイミングチャ ートである。まずステート番号0で加減算器108側で 最初の2つのデータA、Bを選択して加算し、次のステ 40 ート番号1で前回の加算結果(A+B)と新たなデータ Cを選択して加算し、同様にステート番号2で最後のデ ータDを選択してそれまでの加算結果に加算する。 最後 のステート3では加減算器108の加算結果をミキサ出 カデータとしてラッチした後にデータメモリに書き込

【0110】この図21のタイミングチャートにあって は、ステート番号3でミックス出力データXをデータメ モリ48に書き込むようにしているが、ミキサによる処 理は図3の機能プロックから明らかなように、データ処 50 データを入力して処理した後にミキサ部198で処理し

30

*処理を実行し、既に説明した補間処理によりオーディオ データに含まれる高周波ノイズをカットするためのロー パスフィルタの処理を実現する。この有限インパルス応 答型のローパスフィルタのデジタル処理のための演算 は、次式で与えられる。

[0104]

(12)

10※番号0で乗算器96側がデータA0とフィルタ係数B0 を選択して乗算し、次のステート番号1で加減算器10 8に入力して前回の加算結果(最初は0)と加算する。 同時に乗算器96側にあっては、次のデータA1とフィ ルタ係数B1を入力して乗算結果(A1×B1)を求め

【0107】 これをT=1~57の57ステートに亘っ て連続的に繰り返す。最後のステート番号57にあって は、加減算器108の57次分の積和計算の結果をフィ ルタ出力データとして、出力ラッチ、マルチプレクサを

(4) ミキサ処理

図20は、図4のデータ処理部10に設けた第1処理回 路80側で行われるミキサ処理の機能ブロックである。 このミキサ処理にあっては、データメモリ48にミキシ ング対象となるデジタルデータを格納したデータ格納部 178が設けられている。この例にあっては、4種類の デジタルデータA, B, C, Dを選択してミキシングす るものとする。

【0108】シーケンサ84は、所定のミキシングタイ ミングでデータメモリ48のデータ格納部178よりデ ータA~Dを読み出し、ミキサ演算部180において

(13)

理部10における最終段の処理となることから、図5の 加減算パイプライン回路80-2の加減算器108の出 カ段のシフト機能付きレジスタ110に格納した後、シ フト動作によりパラレルデータに変換して、マルチプレ クサ112から外部のDAコンバータ44に出力してア ナログデータに変換してラインアウトするようになる。

(5)他の実施形態

図22は図5の乗算及び加減算パイプライン回路を備え た図10のデータ処理部10により実現される本発明の 他の実施形態の機能プロックであり、この実施形態にあ っては、入力チャネルCH1~CH4のミキサ入力部1 82, 184, 186, 188のそれぞれを、ミキサ入 力部182に代表して示すように、データ入力部19 0、データ補間部192、フィルタ部194及び音量調 整部196で構成し、全て統一サンプル周波数44.1 kHzに対し異なった音源サンプル周波数のオーディオ て、最終的にDAコンバータを備えたデータ出力部20 0よりアナログオーディオ信号としてラインアウトする ようにしている。

【0111】図23は本発明の別の実施形態であり、チャネルCH1~CH4についてそれぞれ異なったデジタルオーディオデータの処理形態をとっている。即ちチャネルCH1については音量調整部202のみであり、これに対しチャネルCH2については音源サンブル周波数が異なることから、補間部204、音量調整部206を設け、更にチャネルCH1、CH3側との混合を行うミ10キサ部208を設け、最終的にフィルタ部210を介し、更にミキサ部212でチャネルCH4のフィルタ部214の出力データを混合して出力できるようにしている。

【0 1 1 2】 このような図23のチャネルCH1~CH4における各デジタルオーディオデータに対する処理も、図3のデータ処理部10の機能プロックを実現する図4乃至図21に示した処理により簡単に実現できる。

4. 音源サンプル周波数の計測と補間処理

図24は図2のデータ処理部10をプロセッサによるプ 20 ログラム制御で実現するための実施形態であり、図5のロジック回路を使用した場合に比べ、デジタルオーディオ信号の各種の処理の柔軟性をより一層高めることができる。

【0113】図24において、データ処理部10にはMPU26が設けられ、そのバス218に対しデータメモリ220、外部入出力のためのチャネルCH1~CH6を備えた入出力モジュール222、処理済みデジタルオーディオ信号をアナログオーディオ信号に変換して出力するDAコンバータ224、図2の上位のCPU12に 30対する上位インタフェース226を設けている。

【0114】図25は、図24のMPU216のプログラム制御により実現される本発明のデータ処理部10の機能プロック図である。この実施形態にあっては、チャネル入力CH1~CH5に対応して5つのミキサ入力部230-1~230-5が設けられる。ミキサ入力部230-1~230-5は、ミキサ入力部230-1に代表して示すように、サンプルクロック計測部234、補間部236、音量調整部238及びフィルタ部240を備える。

【0115】サンプルクロック計測部234は、チャネルCH1から入力する任意のデジタルオーディオデータからその音源サンプル周波数を測定し、音源サンブル周波数の測定結果に応じ、補間部236における補間処理を決める。ここでデータ処理部10にあっては統一サンプル周波数44.1kHzを使用しており、その周期Tuに対しサンプルクロック計測部234で計測した入力デジタルオーディオ信号の音源サンブル周波数の周期Tsとの関係を算出して補間部236の処理を決める。

【0116】図26のフローチャートは、図5のチャネ 50

32

ルCH1のミキサ入力部230-1の処理手類である。まずステップS1で補間モード設定処理を行う。この補間モード設定処理を行う。この補間モード設定処理は、全ての入力チャネルCH1~CH5について行われる。サンプルクロック計測処理が済むと、ステップS2で、まずチャネルCH=1をセットし、ステップS3で、チャネルCH1の音源サンプル周期Tsが統一サンプル周期Tuに等しいか否かチェックする。

【0117】等しくなければ、ステップS4で補間処理を行う。等しければステップS4の補間処理は行わない。次にステップS5で音量調整処理を行う。次にステップS6で補間処理の有無をチェックし、補間処理を行っていればステップS7でフィルタ処理を行う。フィルタ処理が済んだならば、ステップS8でチャネルCH1を1つインクリメントし、ステップS9で最終チャネルに達したか否かチェックする。

【0118】最終チャネルCH5に達するまで、以上のステップS3~S9の処理を繰り返す。ステップS9で最終チャネルCH5の処理が済んだことが判別されると、ステップS10でミキサ処理を行った後、ステップS1で出力処理を行う。このステップS2~S11の処理は、統一サンプル周波数44.1kHzに対応した周期Tuごとに繰り返される。

【0119】図27は、図26のステップS1の補間モード設定処理の中で使用される音源サンプル周期Tsを計測するための割込み処理の詳細を示したフローチャートである。この割込み処理は、非常に短い周期で発生するタイマ割込によって起動する。まずステップS1で、カウンタcntをカウントアップし、次のステップS2で入力チャネルからのサンブルクロックの有無をチェックしている。サンプルクロックが得られると、ステップS3で音源サンブル周期Tsがカウンタcntから得られ、ステップS4でカウンタcntを0にクリアする。ステップS2でサンブルクロックが得られない場合は、そのまま割込み処理を抜ける。

【0120】図28は、図26のステップS1における補間モード設定処理の詳細を示したフローチャートである。この補間モード設定処理にあっては、まずステップS1で音源サンブル周期Tsと統一サンブル周期Tuとの比(Ts/Tu)を算出する。この比が整数分の1か否かステップS2でチェックし、整数分の1であればステップS4に進み、サンブルデータの間引きモードをセットする。

【0121】ステップS2で整数分の1でなければステップS3に進み、整数倍か否かチェックする。整数倍であればステップS5に進み、ゼロ詰め補間モードをセットする。ステップS3で整数倍でもなかった場合には、ステップS6で近似曲線補間モードのセット、例えば直線補間モードをセットする。図29は、図28のステップS4の間引きモードをセットした場合の間引き処理を

示している。まず統一サンプル周期Tuに対し入力音源 サンプル周期Tsが短いことから、統一サンプル周期T uに同期したサンプルデータ242,248の間のサン ブルデータ244,246についてはサンブルデータと して保持せず、サンプルデータ244、246を間引 く。これによって統一サンブル周期Tuをもつ黒丸のサ ンプルデータに変換することができる。

【0122】図30は、図28のステップS5のゼロ詰 め補間モードをセットした場合のゼロ詰め補間処理を説 明する。この場合、統一サンプル周期Tuに対し入力サ 10 ンプル周期Tsが例えば2倍と長くなっている。2Tu の周期で得られる音源サンプル周期Tsのサンプルデー 夕は例えばサンプルデータ250,252に示すように なり、この間に存在する統一サンプル周期Tuのタイミ ングの補間位置については、ゼロデータ254を補間す

【0123】このようなゼロ詰め補間にあっては、ゼロ 詰め補間処理を行った後にフィルタ処理によりローパス フィルタを通し、またゼロ詰め補間で全体のレベルが下 がっていることから、レベルを上げるレベル調整処理が 20 行われる。図31のフローチャートは図29の間引き処 理である。まずステップS1で、統一サンプル周期Tu の間に得られるサンプルデータの数を計数するカウンタ MをM=0にクリアする。次に、サンプルデータが得ら れるごとに0にクリアされているカウント値cntが、 既に計測された入力音源サンプル周期Tsに一致したか 否かチェックする。

【0124】ステップS2でカウント値cntが入力音 源サンプル周期Tsに一致したら、ステップS3に進 み、カウンタMを1つカウントアップする。続いてステ *30* ップS4で、カウンタMの値が統一サンプル周期Tuと 音源サンプル周期Tsの比(Tu/Ts)に達したか否 かチェックする。例えば図29にあっては、M=3に達 したか否かチェックする。M=3に達するまではステッ プS2~S4の処理を繰り返しており、サンブルデータ の出力は行われない。

【0125】ステップS4でM=3に達すると、ステッ プS5でそのときのサンプルデータを出力する。ステッ プS6にあっては、チャネル入力切替えの有無をチェッ クしており、チャネル入力切替えがあるまでステップS 40 1~56の処理を繰り返す。チャネル入力切替えがあれ ば再び図28にリターンし、新たな切替チャネルにおけ る補間モード設定処理を行うことになる。

【0126】図32は図30のゼロ詰め補間処理のフロ ーチャートである。まずステップS1で、音源サンプル 周期Tsの間に存在する補間データ、即ちゼロ詰めデー タの数を示すカウンタNを0にクリアし、ステップS2 で、音源サンプル周期Tsごとに0にクリアされるカウ ンタ値cntが統一サンプル周期Tuに達したか否かチ ェックしている。

34

【0127】カウンタ値cntが統一サンプル周期Tu に達したならば、ステップS3でカウンタNを1つカウ ントアップし、ステップS4で、入力音源サンプル周期 Tsと統一サンプル周期Tuの比(Ts/Tu)、図3 0の場合にはN=2に達したか否かチェックする。ステ ップS4でN=2に達すれば次のサンブルタイミングで あることから、ステップS5で、入力したサンプルデー タをゼロ詰め補間に伴うレベル低下を補障するため、例 えば (Ts/Tu) = 2倍に補正した後、ステップS6 でサンプルデータを出力する。

【0128】一方、ステップS4でN=2に遠しない場 合には、ステップS7で、S=0としたゼロ詰めデータ を生成し、これをステップS6で補間詰めのサンプルデ ータとして出力する。ステップS8にあっては、チャネ ル入力切替えを監視しており、チャネル入力切替えがあ るまでステップS1~S7の処理を繰り返す。

5. 音量調整制御

本発明のオーディオデータ処理装置にあっては、通常の デジタルオーディオ入力チャネルについてはポリューム 操作による音量設定が行われる。このようなポリューム 操作による音量設定に対し、急激なポリューム調整値の 変化に対し正確に音量調整を行った場合には、急激な音 量変化でデジタル的なノイズを発生する。

【0129】そこで図33の実施形態にあっては、急激 な音量変化値のオーディオ波形の不連続性によるノイズ を低減させるように音量制御を行うことを特徴とする。 図33は、まず入力段にレジスタ260,262,26 4 が設けられる。レジスタ260には出力データXが帰 還されて現在値Aが保持される。レジスタ262にはボ リューム調整に伴う外部からの音量設定値Bが保持され る。更にレジスタ264には、予め定めたシーケンサ8 4による統一サンプル周波数44.1kH2の処理周期 Tuの間に変化させる歩進値Cが保持される。

【0130】レジスタ260の現在値Aとレジスタ26 4の歩進値Cは演算部266に与えられ、シーケンサ8 4による処理周期TuごとにX=A±Cの音量調整演算 を行う。またレジスタ260の現在値Aと外部のポリュ ームにより設定された音量設定値B(目標値)は、比較 部268で比較される。比較部268の比較結果は、演 算部266における歩進値Cの加算または減算を決め る。設定値Bが現在値Aより大きければ、演算部266 はX=A+Cの加算を行う。また設定値Bが現在値Aよ り小さければ、演算部266はX=A-Cの減算を行 ō.

[0131] 演算部266の演算出力Xは、比較部27 2で設定値Bと比較されている。比較部272は、比較 結果に応じセレクタ270を制御する。演算出力Xが設 定値Bに一致していないときは、セレクタ270は演算 部266の出力Xを選択して出力データXとしている。

50 比較部272で出力Xが設定値Bに一致した場合には、

設定値Bを選択して出力データXとする。

【0 132】図34は、図33における音量制御のタイ ムチャートである。いま時刻 t 1 で、現在値Aに対し外 部よりボリューム設定により新たな設定値Bが設定され たとする。この時刻 t 1よりシーケンサ250で決まる 処理周期Tuごとに演算部266でA+Cの演算が行わ れ、歩進値Cずつ演算部266の出力Xが増加する。そ して時刻 t 2 で設定値Bに一致する。時刻 t 1~t 2の 間は、セレクタ270は演算部266の出力Xを選択出 カしている。

[0 1 3 3] 時刻 t 2 に達すると、セレクタ 2 7 0 は設 定値Bを選択出力する。これにより、急激な音量設定値 の変化があっても、実際に出力されるデータは歩進値C で制限された時間勾配となり、急激な音量変化によるオ ーディオ波形の不連続性によるノイズ発生を確実に防止 できる。図35は、図33の機能ブロックをプロセッサ によるプログラム制御で実現したフローチャートであ る。まずステップS1で、現在値A、設定値B、歩進値 Cを読み取り、ステップS2で、現在値Aが設定値Bに 一致するか否かチェックする。一致していなければ、ス 20 テップS3で、現在値Aに歩進値Cを加算する。この場 合の歩進値Cの加算は、現在値Aが設定値Bより小さけ れば一Cを加算し、大きければCを加算する。

【0134】続いてステップS4で、出力Xが設定値B に達したか否かチェックしており、一致するまではステ ップS5で、ステップS3の演算結果Xを出力して現在 値AをA=Xに更新する。ステップS4で演算値Xが設 定値Bに一致すれば、ステップS6でX=Bとして出力 し、また現在値Aを設定値Bに更新する。図36は、図 33~図35に示した音量調整の制御機能を応用して、 電子演奏装置のキー操作に対するオーディオ波形のエン ベローブ調整を簡単に実現することを特徴とする。

【0135】図36の機能プロックは、図33に対し新 たに入力側のレジスタ262に対しセレクタ274を設 け、またレジスタ264に対しセレクタ276を設けて いる。セレクタ274に対しては、キーの時間的な変化 に対応した音量設定値B1, B2, B3, B4が入力さ れる。セレクタ276には音量設定値B1~B4のそれ ぞれに対応した固有の歩進値C1, C2, C3, C4が 設定される。

【0136】シーケンサ250は、設定値P1~P4に 現在値Aが達するごとに次のシーケンスに進むようにな る。通常、キー入力のオン操作に対しては、アタック、 ディケイ、サスティン、リリースの4つのモードが設定 されている。この4つのモードに対応して、セレクタ2 74に対する音量設定値B1~B4及びそれぞれの音量 設定値に変化するための歩進値C1~C4が設定され る。

【0137】例えばず37 (B) のようなキー入力に対 し、図37 (A) に示すようなアタック、ディケイ、サ 50 ソフトウェア処理として柔軟性をもたせることで、適宜

36

スティン、リリースの4つのモードの音量設定値B1, B2, B3, B4が決められる。そして、それぞれのア タック特性280、ディケイ特性282、サスティン特 性284及びリリース特性286における単位周期Tu の歩進値は、固有の歩進値CI~C4が使用される。

【0138】このような設定値B1~B4及び歩進値C 1~С4が設定された状態でのエンベローブ波形の発生 処理は、次のようになる。まずシーケンサ250はセレ クタ274,276によりアタックモードの音量設定値 10 B1と歩進値C1を選択し、レジスタ262, 264に セットする。この状態でシーケンサ250は、処理周期 Tuごとに現在値を格納したレジスタ260とレジスタ 262の音量設定値B1との比較部268による比較結 果に基づき、演算部266で現在値Aに対する歩進値C 1の加算を繰り返す。

【0139】比較部272で設定値B1に達したことが 判別されると、シーケンサ84に一致出力が与えられ、 次のディケイモードの音量設定値B2と歩進値C2がセ レクタ274,276により選択される。以下同様に、 サスティンモード及びリリースモードについて同様な処 理を繰り返する。結果として図37(B)のキーオンか らキーオフに対応して、図37(A)のエンペローブ波 形を発生することができる。

【0140】図38は図36の処理をフローチャートで 示したもので、カウンタnで決まるn=4回だけ図35 のポリュームによる音量調整の場合と同様な処理を繰り 返することになる。尚、本発明は上記の実施形態に示し た数値による限定は受けない。

 $\{0141\}$

【発明の効果】以上説明してきたように本発明によれ ば、複数のデジタル音源からの異なった音源サンプル周 波数のデジタルオーディオデータを入力して、所定の統 ーサンプル周波数例えば44.1kHzに統一してデー 夕処理することができ、デジタル音源側が必ずしも4 4. 1 K H z の統一された周波数のデータを出力する必 要がなく、本発明の装置をコンピュータ装置に対するオ ーディオデータのインタフェースとして使用すること で、各種のデジタル音源を一括して必要なオーディオ処 理を行うことができる。

【0142】また多チャネルデジタルデータの時分割処 理を行うロジック回路として乗算パイプライン回路と加 減算パイプライン回路を相互接続したハードウェアを使 用することで、多チャネルのオーディオデータの処理を 統一サンプル周波数44.1kHzの処理周期内で効率 良く時分割に処理することができ、ロジック回路そのも のも簡単で、制御処理もシーケンサによる一義的な制御 メモリのアドレス指定で済み、この結果、簡単な回路で 多チャネル処理を実現できる。

【0143】 更に、データ処理回路をプロセッサによる

のデジタルオーディオデータの音源サンプル周波数を計 測して統一サンプル周波数との関係から必要とする補間 処理や間引き処理を行い、装置側で外部のデジタル音源 の音源サンプル周波数を意識することなく自動的に補間 や間引きにより統一サンプル周波数44.1kHzへの 変換を効率良く行うことができる。また補間処理も音源 サンブル周波数の状況に応じて適切に行うことができ る.

【図面の簡単な説明】

- 【図1】本発明の原理説明図
- 【図2】本発明の実施例を示したプロック図
- 【図3】図2のデータ処理回路の機能プロック図
- 【図4】図2のデータ処理回路のプロック図
- 【図5】図4の第1処理回路の回路ブロック図
- 【図6】図5のシーケンサによる統一サンプル周期のス テートサイクルの説明図
- 【図7】図5の第1処理回路と第2処理回路の統一サン プル周期における時分割処理の説明図
- 【図8】図5の乗算パイプライン回路側の基本的な動作 のタイミングチャート
- 【図9】図5の回路ブロックにおける動作と必要ステー ト数の説明図
- 【図10】図5の第1処理回路に設けられる補間処理の 機能ブロック図
- 【図11】補間処理の原理説明図
- 【図12】音源サンプル周波数を16KHz、48KH zとした場合の補間処理のタイミング説明図
- 【図13】図10のカウンタ処理の処理動作のフローチ ヤート
- 【図14】図10のカウンタ値に基づく切替選択と補間 30 20:ウェープテープルメモリ 計算を示したフローチャート
- 【図15】図10の補間演算部の機能を実現する図5の 回路の動作説明図
- 【図16】図4の第1処理回路に設けられる音量調整の 機能プロック図
- 【図17】図16の音量調整部の機能を実現する図5の 回路の動作説明図
- 【図18】図4の第2処理回路に設けられるフィルタ処 理の機能プロック図
- 【図19】図18のフィルタ処理の機能を実現する図5 40 の回路の動作説明図
- [図20] 図4の第1処理回路に設けられるミキサ出力 処理の機能プロック図
- 【図21】図18のミキサ出力処理の機能を実現する図 5の回路の動作説明図
- 【図22】図2のデータ処理回路の他の実施形態の機能 ブロック図
- 【図23】図2のデータ処理回路の他の実施形態の機能 プロック図
- 【図24】図2のデータ処理回路をプロセッサ処理に実 50 76:逆補間部

38

現する動作環境のブロック図

- 【図25】図24のプロセッサで実現するデータ処理回 路の機能ブロック図
- 【図26】図25の入力チャネル処理のフローチャート
- 【図27】図26のサンプルクロック計測処理のフロー チャート
- 【図28】図26の補間モード設定処理のフローチャー
- 【図29】間引き処理の説明図
- 【図30】ゼロ詰め補間処理の説明図 10
 - 【図31】図28の間引き処理のフローチャート
 - 【図32】図28のゼロ詰め補間処理のフローチャート
 - 【図33】本発明で用いる音量調整処理の機能ブロック
 - 【図34】図33による音量調整のタイムチャート
 - 【図35】図33の音量調整処理のフローチャート
 - 【図36】図33の音量調整を応用したデジタル演奏機 器のキー入力に伴なうエンベローブ処理の機能ブロック 137
- 【図37】図36のエンベローブ処理のタイムチャート 20
 - 【図38】図36のエンベローブ処理のフローチャート
 - 【図39】 ランダムロジックで実現した従来装置の回路 プロック図

【符号の説明】

- 10:データ処理回路
- 12:CPU
- 14:メモリ
- 16: DMAコントローラ
- 18:パス
- - 22:PCM音源モジュール
 - 24:FMモジュール
 - 26:アダプタモジュール
 - 28:マイク入力端子
 - 30:アンプ
 - 32:ADコンパータ
 - 34:CDシリアルデータ入力端子
 - 35:AUX入力端子
 - 36:パスコネクタ
 - 40, 42:FIFO
 - 44:DAコンパータ
 - 46:L/R出力端子
 - 48:データメモリ
 - 50:補間用カウンタ回路
 - 52:ミキサ出力部
 - 54.60,66:補間部
 - 56.64,70,72:フィルタ部
 - 58,62,68,74:音量調整部
 - 72:フィルタ部

158:セレクタ

164, 172, 178: データ格納部

166:AGC計数格納部 168:ポリューム係数格納部

and the second second

170:音量調整部

174:フィルタ係数格納部

176:フィルタ演算部 180:ミキサ演算部

182, 184, 186, 188, 228, 230, 2

10 32:ミキサ入力部

198:ミキサ部

200: データ出力部

202, 206, 238: 音量調整部

204,236:補間部208,212:ミキサ部

210, 214, 240:フィルタ部

216:MPU 218:パス

220:データメモリ

20 222:入出力モジュール

224:DAコンパータ

226:上位インタフェース

234:サンプルクロック計測部

260, 262, 264:レジスタ

268, 272:比較部

266:演算部

270, 274, 276:セレクタ

78:L/Rミキサ

80:第1処理回路 82:第2処理回路

84, 250:シーケンサ

88,90,100,102:セレクタ (第1~第4セレクタ)

92, 94, 104, 106:レジスタ (第1~第4レジスタ)

96:乗算器

108:加減算器

98, 110, 113:出カレジスタ (シフト機能付き)

112:マルチプレクサ

114:マスク用ANDゲート

116:シーケンスカウンタ

118:制御メモリ

120:制御出カレジスタ

122:メモリアクセスレジスタ

124:L処理サイクル 126:R処理サイクル

132:データ保持部

136:補間演算部

138, 140, 142:レジスタ

146,148:レジスタ


150:カウンタ

152:第1時間位置演算部 154:第2時間位置演算部

156:切替制御部


[図6]


〒5のシーケンサによる徒一サンプル展類のステートサイクルの説明医




[図1]


本発明の原理説明図






[図2]





【図4】

図2のデータ処理回路のブロック図




[図9]

図5の回路ブロックにおける動作と必要ステート散の説明医

創掛内容	必要ステート数		
セレクトラッチ	1		
乗算ラッチ	1		
加減算ラッチ	1		
メモリリード	1		
メモリライト	1		
出力ラッチ	1		
出力セレクト	1		


【図11】

構型処理の原理段明図



[図5]


図4の第1処理回路の回路ブロック図




[図7]

空音 ニキサ 2 6 図5の第1処理回路と第2処理回路の統一サンプル周期における時分割処理の説 CH6音量 CHBフィルタ処理 R処理サイクル CH6套配 T. = 3847077 CHS音量 CH5フィルタ処理 CH5補間 1927ロック CH4音量 し処理サイクル 1 T./2 CH3音量 CH2フィルタ処理 130 CH2種図 128


-363-



[図10]




[図12]



-366-


【図13】

図10のカウンタ処理の処理動作のフローチャート




【図15】

図10の補間演算部の機能を実現する図5の回路の動作説明図



【図14】

図10のカウンタ値に基づく切替選択と補間計算を示したフローチャート



Ts×N-Tu≧cnt


D=Ts:サンプルクロック周期

Tu;統一クロック周期

N;(Ts/Tu)+1の整数部分


【図21】

図18のミキサ出力処理の機能を実現する図5の国路の動作説明図




[図16]

図4の第1処理回路に設けられる音量調整の機能プロック図




[図17]

図16の音量調整部の機能を実現する図5の回路の動作説明図




【図29】

間引き基準の影響器




[図18]

図4の第2処理回路に設けられるフィルタ処理の機能プロック図




【図20】


図4の第1処理回路に設けられるミキサ出力処理の機能プロック図








【図22】



[図23]

図2のデータ処理回路の他の実施形態の機能プロック図




[図24]


【図34】


図2のデータ処理回路をプロセッサ処理に実現する動作環境のプロック図

図33による管置網裏のタイムチャート




[図30]






[図26]

【図31】




[図27]

図26のサンプルクロック計測処理のフローチャート




【図33】


本発明で用いる管量調整処理の機能ブロック図








[図32] 図28のゼロ詰め補間処理のフローチャート




[図35]

図33の音量調整処理のフローチャート




[図39]

ランダムロジックで実現した従来整置の回路プロック図




【図36】



[図38]

図36のエンベローブ処理のフローチャート



【手続補正書】

【提出日】平成8年3月7日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項6

【補正方法】変更

【補正内容】

【請求項6】請求項5記載のオーディオデータ処理装置

に於いて、前記データ処理回路は直線近似に基づいた前 記補間データの演算のため、

前記 (音源) サンブル周期毎に、少なくとも3つの連続 するサンブルデータを保持する保持部と、

前記保持部に保持された少なくとも3つの連続するサンプルデータに基づいて演算が可能な遅延時間を有して、前記補間時間位置を算出する時間位置演算部と、

前記保持部に保持されたサンブルデータと時間位置演算 部で算出された補間時間位置に基づいて補間データを演 算する補間演算部と、

を備えたことを特徴とするオーディオデータ処理装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項22

【補正方法】変更

【補正内容】

【請求項22】請求項<u>21</u>記載のオーディオデータ処理 装置に於いて、前記第1及び第2処理回路の各々は、

複数の入力データ中の2つを選択した後に乗算する乗算 パイプライン回路と、

複数の入力データ中の2つを選択した後に加算または減 算する加減算パイプライン回路と、

前記乗算パイプライン回路及び加減算パイプライン回路 との間で、入力データの読出しと出力データの書込みを 行うデータメモリと、

前記乗算パイプライン回路及び加減算パイプライン回路 を、前記統一サンプル周期Tu内で動作させる制御パタ ーンを基本クロック周期毎に格納した制御メモリと、

前記統一サンブル周期Tu毎に前記基本クロックの計数を繰り返してアドレスを生成し、該アドレスにより前記制御メモリから動作パターンを読み出して前記乗算パイプライン回路と加減算パイプライン回路による複数の入力チャネル分の処理を時分割に行わせるシーケンスカウンタと、を備えたことを特徴とするオーディオデータ処理装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】請求項23

【補正方法】変更

【補正内容】

【請求項23】請求項<u>22</u>記載のオーディオデータ処理 装置に於いて、

前記乗算パイプライン回路は、

複数の入力データの内の1つを選択する第1セレクタ レ

複数の入力データの内の1つを選択する第2セレクタと、

前記第1セレクタの出力を保持する第1レジスタと、

前記第2セレクタの出力を保持する第2レジスタと、 前記第1レジスタと第2レジスタの値を乗算する乗算器

前記乗算器の出力を保持する第1出カレジスタと、を備

前記加減算パイプライン回路は、

複数の入力データの内の1つを選択する第3セレクタ と、

複数の入力データの内の1つを選択する第4セレクタ

7.

前記第1セレクタの出力を保持する第3レジスタと、 前記第2セレクタの出力を保持する第4レジスタと、 前記第3レジスタと第4レジスタの値を加算又は減算す る加減算器と、

前記加減算器の出力を保持する第2出力レジスタと、 前記第1出力レジスタ又は前記第2出力レジスタを選択 するマルチプレクサを備えたことを特徴とするオーディ オデータ処理装置。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】請求項26

【補正方法】変更

【補正内容】

【請求項26】請求項23記載のオーディオデータ処理 装置に於いて、フィルタ処理を行う前配第2処理回路の 加減算パイプライン回路は、前記加減算器の出力を直接 セレクタ入力側に帰還接続したことを特徴とするオーディオデータ処理装置。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】請求項27

【補正方法】変更

【補正内容】

【簡求項27】請求項26 記載のオーディオデータ処理 装置に於いて、前記第1及び第2の出カレジスタの入力 倒への帰還接続回路に、帰還データの一部をマスクする マスク回路を設けたことを特徴とするオーディオデータ 処理装置。

【手統補正6】

【補正対象書類名】明細書

【補正対象項目名】 0003

【補正方法】変更

【補正内容】

【0003】このように、異なる流れで設計された種々のデジタル音源は、それぞれ個別のサンプリング周波数で設計されているために、それぞれのサンプリング周波数に対応したデジタルアナログコンバータ(DAC)を用意する必要がある。例えば、PCM音源(ウェープテーブル音源)と呼ばれる音源装置(ウウェープテーブルシンセサイズ)は、例えば8個の入力チャネルがあり、それらの入力チャネルに入力された同じサンプリング周期のオーディオデータを加算するものである。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

[0009] 近年、コンピュータ等では異なる複数のデジタル音源からのオーディオデータが用いられており、

各種オーディオデータに対して補間、音量調整、フィルタリング及びミキサ等の処理を、デジタルデータのまま対処できるデータ処理装置が要求されている。このように各種のオーディオ信号をデジタルデータで処理しようとする場合、音源が異なると音源サンブル周波数が異なるため、音源サンプル周波数を統一する必要がある。通常、音源側には出力サンプリング周波数を変更する手段はないので、コンピュータ側に設けたデジタルオーディオの処理装置で、44.1 kHzや48KHz等の統一サンブル周波数に変換して出力する必要がある。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

[0017] データ処理回路10は直線近似に基づいた前記補間データの演算のため、音源サンプル周期毎に、少なくとも3つの連続するサンプルデータを保持する保持部と、保持部に保持された少なくとも3つの連続するサンプルデータに基づいて演算が可能な遅延時間を有して、補間時間位置を算出する時間位置演算部と、保持部に保持されたサンプルデータと時間位置演算部で算出された補間時間位置に基づいて補間データを演算する補間演算部と備える。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正内容】

【0019】また入力されたオーディオデータを統一サンプル周期Tuのタイミングでリアルタイムに処理するために、統一サンプル周期Tuの現在のタイミングよりも数周期前(Nd周期以上前)のデータを求めることが必要があることによる。更に具体的には、データ処理回路10は、直線近似に基づいた補間データの演算のため、データ保持部で、入力データの音源サンプル周期Ts毎に、少なくとも連続する3つのサンプルデータS(n)、S(n-1)及びS(n-2)を保持する。また遅延周期数設定部により、音源サンプル周期Tsを統一サンプル周期Tuで割った商に1を加えて、統一サンブル周期Tuに達した際に、補間データを算出する過去の周期までの遅延周期数Ndを設定する。更に、カウンタはサンブルクロックが得られる毎にクリアされ、所定の基本クロックを計数してカウント値に1を出力する。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】変更

【補正内容】

[0033] また加減算パイプライン回路は、複数の入

カデータの内の1つを選択する第3セレクタと、複数の入力データの内の1つを選択する第4セレクタと、第3セレクタの出力を保持する第3レジスタと、第4セレクタの出力を保持する第4レジスタと、第3レジスタと第4レジスタの値を加算又は減算する加減算器と、加減算器の出力を保持する第2出力レジスタと、第1出力レジスタ又は第2出力レジスタを選択するマルチプレクサで構成される。

【手続補正11】

[補正対象書類名] 明細書

【補正対象項目名】0041

【補正方法】変更

【補正内容】

【0041】データ処理部10の入力チャネルCH3には、マイク入力端子28からの音声信号がアンプ30で増幅された後、ADコンパータ32でシリアルのデジタルオーディオデータに変換されて入力される。データ処理部10の入力チャネルCH4にはCDシリアルデータ入力端子34が接続され、光ディスクドライブによるCD装置で再生したデジタルオーディオ信号が入力される。このCDシリアルデータ入力端子34に対するデジタルオーディオ信号の音源サンプル周波数は、44.1 KHzである。また前段にADPCMデコーダを設けてCD-ROM-XAから出力される18.9 KHzまたは37.8 KHzの音声信号も入力することができる。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0042

【補正方法】変更

【補正内容】

[0042] データ処理部10の入力チャネルCH5には、AUX入力端子35が接続される。AUX接続端子35からはビデオ、CDなどのディジタルオーディオ信号等が入力される。データ処理部10のチャネルCH6は入力用のチャネルと出力用のチャネルをもち、それぞれFIFO40,42を介してパスインタフェースモジュール38と接続し、パスインタフェースモジュール38をパス18に接続している。パス18はメインメモリ14とDMAコントローラ16に接続され、DMAコントローラ16の制御によりメインメモリ14との間でデジタルオーディオデータのデータ転送を行うようにしている。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0051

【補正方法】変更

【補正内容】

[0051] 更にチャネルCH6の入力となるデータバスからのデジタルオーディオデータについては、FIFO40から例えば音源サンプル周波数8kHzで読み出

し、補間部66で44.1 kHzに補間した後、音量調整部68の音量調整、フィルタ部70によるローパスフィルタ処理を経て、ミキサ部52に供給している。更に、チャネルCH6の出力側については、ミキサ部52を介して得られた統一サンプル周波数44.1 kHzのデジタルオーディオデータをフィルタ部72で元に戻した後、音量調整部74で音量調整し、更に逆補間部76で元の8kHzのサンプルデータに問引き処理等により戻し、最終的にL/Rミキサ78で混合し、出力用のFIFO42に出力する。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0069

【補正方法】変更

【補正内容】

【0069】 L, Rのステレオデジタルオーディオデータの処理内容は全く同じになる。このため、前半のL処理サイクル124と後半のR処理サイクル126の制御メモリ118の制御内容は基本的に同じであり、入力のセレクトや制御メモリ48のリード/ライトが異なるだけである。このため図5のシーケンスカウンタ116にあっては、実際には統一クロックCL2でクリアした後に、基本クロックCL1を192カウントする処理を2回繰り返し、図7のL処理サイクル124とR処理サイクル126を実行することになる。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】 0070

【補正方法】変更

【補正内容】

【0070】図7のL処理サイクル124は、下側に取り出して示すように、図4の第1処理回路80によるデータ処理128と第2処理回路82によるデータ処理130の並列処理となる。第1処理回路80によるデータ処理128は、例えばチャネルCH2の補間処理、チャネルCH3の音量調整処理、チャネルCH4の音量調整処理、チャネルCH5の音量調整処理、チャネルCH5の音量調整処理、チャネルCH6の補間処理、チャネルCH6の音量調整、最後のミキサ処理の順番となる。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0073

【補正方法】変更

【補正内容】

* 【0073】図8は、図5の乗算パイプライン回路80-1の基本的な動作のタイミングチャートである。このタイミングチャートは、セレクタ88,90で同じ入力データAを選択してレジスタ92,94に格納した後に乗算器96で乗算して出力レジスタ98に格納する処理を例にとっている。即ち、統一クロック周期Tu=384クロックをもつ図8(A)の基準クロックCL1に対し、図8(B)のシーケンスカウンタ116の値は16進で0~BFと変化する。図8(C)(E)(F)(H)(I)には、レジスタ92の入力とロード、レジスタ94の入力とロード、更にレジスタ98のロードが示されている。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】0074

【補正方法】変更

【補正内容】

[0074] レジスタ92,94,98は、基本クロックCL1の立下がりで動作する。図8(\underline{D})は、レジスタ92に対する入力となるセレクタ88の入力データA,B,C,Dのセレクトピットであり、シーケンスカウンタのカウント値1,3,5,7で順番にセレクトされて、レジスタ92に図8(E)に示すようにロードされる。

【手統補正18】

【補正対象書類名】明細書

【補正対象項目名】0080

【補正方法】変更

【補正内容】

[0080] セレクタ168は切替制御部156により切り替えられ、補間演算部136に対する補間時間位置 Cとして第1時間位置 CT1または第2時間位置 CT2を供給する。同時に、切替制御部156はセレクタ146,148を選択する。即ち、第1時間位置 CT1を選択した場合には、セレクタ146,148によりセレクタ142,144からの1つ前のデータS(n-1)と2つ前のデータS(n-2)を補間演算部136に新データA,旧データBとして入力する。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】0090

【補正方法】変更

【補正内容】

[0090]

 $\{(Nd \times Tu) - Ts\} \ge cnt$

(7)

この比較演算は入力音源サンブル周波数16kHz、統※ ※一サンブル周波数44.1kHzの場合には、

 $\{(3\times384) - 1058.4\} \ge cnt$

(8)

93.6≧cnt

となる。即ち、 $\Delta T = 9$ 3. 6とカウンタ値 c n t を比較し、カウンタ値 c n t がサンプルタイミングにより 0

<u>にク</u>リアされて Δ T=93.6に増加するまでの間は、 図10のセレクタ158により第1時間位置CT1を選 択し、且つセレクタ146,148により1つ前のデータS(n-1)と2つ前のデータS(n-2)を新旧データA,Bとして選択させ、補間演算部136に補間演算を行わせる。

【手続補正20】

【補正対象書類名】明細書

A = S (n-1) B = S (n-2) C = CT1D = Ts = 1058.4 *【補正対象項目名】0091

【補正方法】変更

【補正内容】

【0091】これをまとめると次のようになる。

93. 6≧cntの時

 $X = S(\underline{n-1}) - \{S(\underline{n-1}) - S(\underline{n-2})\} \cdot CT1/1058.4$ (9)

具体的には、例えば図12 (A) の現在時刻t+2における3周期前の時刻t-1の補間データの演算である。

【手続補正21】

【補正対象書類名】明細書

【補正対象項目名】 0098

【補正方法】変更

【補正内容】

【0098】この乗算器96側の乗算と並行して、加減 算器108側でセレクタ100、102がそれぞれ新デ ータAと旧データBをセレクトして、レジスタ104, 106を介して加減算器108に与え、このとき加減算 器108は減算動作にセットされていることから減算 (A-B) を行う。次のステート番号1では、乗算器9 6側の乗算 (C×1/D) と加減算器108側の減算結 果 (A-B) をセレクタ88,90で選択して乗算器9 6に入力し、両者の乗算結果(A-B)×(C/D)を 求める。次のステート番号2にあっては、乗算器96側 の乗算結果と新データAの選択結果を加減算器で減算し て補間データXを算出する。最後のステート番号3にあ っては、加減算器108の演算器即ち補間データXをシ フト機能付きレジスタ110にシフトした後、マルチプ レクサ112で選択し、データメモリ48に書き込むラ イト動作を行う。

(2) 音量調整処理

図16は、図4のデータ処理部10の第1処理回路80 側で行われる音量調整処理の機能ブロックである。この 音量調整処理は、データメモリ48のデータ格納部16 4に格納されている音量調整対象とするオーディオデー タを入力データAとして音量調整部170に読み込む。 またデータメモリ48のAGC係数格納部166に格納 されている予め定めたレベルに調整するためのAGC係 数を入力データBとして読み込む。

【手続補正22】

【補正対象書類名】明細書

【補正対象項目名】 0 1 1 3

【補正方法】変更

【補正内容】

【0113】図24において、データ処理部10にはM

PU216が設けられ、そのバス218に対しデータメモリ220、外部入出力のためのチャネルCH1~CH6を備えた入出力モジュール222、処理済みデジタルオーディオ信号をアナログオーディオ信号に変換して出力するDAコンバータ224、図2の上位のCPU12に対する上位インタフェース226を設けている。

【手続補正23】

【補正対象書類名】明細書

【補正対象項目名】0129

【補正方法】変更

【補正内容】

[0129] そこで図33の実施形態にあっては、急激な音量変化値のオーディオ波形の不連続性によるノイズを低減させるように音量制御を行うことを特徴とする。図33は、まず入力段にレジスタ260には出力データXが帰還されて現在値Aが保持される。レジスタ262にはボリューム調整に伴う外部からの音量設定値Bが保持される。更にレジスタ264には、予め定めたシーケンサ250による統一サンブル周波数44.1kH2の処理周期Tuの間に変化させる歩進値Cが保持される。

[手続補正24]

【補正対象書類名】明細書

【補正対象項目名】 0130

【補正方法】変更

【補正内容】

【0130】レジスタ260の現在値Aとレジスタ264の歩進値Cは演算部266に与えられ、シーケンサ250による処理周期TuごとにX=A±Cの音量調整演算を行う。またレジスタ260の現在値Aと外部のボリュームにより設定された音量設定値B(目標値)は、比較部268で比較される。比較部268の比較結果は、演算部266における歩進値Cの加算または減算を決める。設定値Bが現在値Aより大きければ、演算部266はX=A+Cの加算を行う。また設定値Bが現在値Aより小さければ、演算部266はX=A-Cの減算を行う。

【手続補正25】

【補正対象書類名】明細書 【補正対象項目名】 0139 【補正方法】変更 【補正内容】

【0139】比較部272で設定値B1に達したことが 判別されると、シーケンサ250に一致出力が与えら れ、次のディケイモードの音量設定値B2と歩進値C2がセレクタ274,276により選択される。以下同様に、サスティンモード及びリリースモードについて同様な処理を繰り返する。結果として図37(B)のキーオンからキーオフに対応して、図37(A)のエンベローブ波形を発生することができる。

フロントページの続き

(51) Int. Cl. ⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 3 H 17/02

661

G10H 7/00

521T

(72)発明者 宮台 智治

神奈川県横浜市港北区新横浜二丁目15番16 株式会社富士通コンピュータテクノロジ

内

THIS PAGE BLANK (USPTO)